[发明专利]阵列基板及其制造方法、显示装置

权利要求书

1.一种阵列基板，其特征在于，包括：

衬底基板；

所述衬底基板上设置有栅极图形、绝缘层和源漏极图形，所述绝缘层位于所述栅极图形和所述源漏极图形之间，所述栅极图形包括多个平行的数据线，所述源漏极图形包括至少两个平行的短路线；

任一所述数据线与任一所述短路线交叉设置，每个所述数据线与一个所述短路线对应连接，且所述多个平行的数据线与所述至少两个平行的短路线中不同的短路线电连接；其中，所述多个平行的数据线均为抗静电数据线，所述抗静电数据线的交叉区域上具有断口，所述抗静电数据线上的所述断口的两端分别与所述抗静电数据线对应的短路线电连接，所述交叉区域为所述对应的短路线在所述数据线上的正投影重叠区域。

2.根据权利要求1所述的阵列基板，其特征在于，

所述多个平行的数据线包括第一数据线和第二数据线，所述至少两个平行的短路线包括第一短路线和第二短路线，所述第一数据线与所述第一短路线电连接，所述第二数据线与所述第二短路线电连接。

3.根据权利要求2所述的阵列基板，其特征在于，

所述第一数据线和所述第二数据线沿所述短路线的延伸方向依次交错设置。

4.根据权利要求2或3所述的阵列基板，其特征在于，所述源漏极图形位于所述栅极图形上方；

所述源漏极图形上还设置有钝化层；

其中，所述钝化层上设置有与所述源漏极图形连接的第一过孔，所述绝缘层上设置有与所述栅极图形连接的第二过孔，所述第一过孔位于所述交叉区域上方，所述第二过孔位于所述交叉区域以外；

所述钝化层和所述绝缘层上设置有导电材料层，所述导电材料层包括位于所述第一过孔和所述第二过孔内的部分，以及位于所述第一过孔和所述第二过孔之间的部分。

5.根据权利要求4所述的阵列基板，其特征在于，

所述钝化层和所述绝缘层上还设置有公共电极，所述公共电极和所述导电材料层同层设置。

6.根据权利要求4所述的阵列基板，其特征在于，所述抗静电数据线上的所述断口的两端分别设置4个过孔，所述4个过孔包括沿远离所述断口方向依次排布的2个第一过孔和2个第二过孔。

7.根据权利要求1、2、3、5或6所述的阵列基板，其特征在于，所述阵列基板满足以下一种或多种条件：

所述短路线的宽度为58微米；

所述数据线的宽度为17μm；

所述过孔为5.5μm×8μm的椭圆。

8.一种阵列基板的制造方法，其特征在于，所述方法包括：

提供衬底基板；

在所述衬底基板上形成栅极图形、绝缘层和源漏极图形，所述绝缘层位于所述栅极图形和所述源漏极图形之间，所述栅极图形包括多个平行的数据线，所述源漏极图形包括至少两个平行的短路线；

任一所述数据线与任一所述短路线交叉设置，每个所述数据线与一个所述短路线对应连接，且所述多个平行的数据线与所述至少两个平行的短路线中不同的短路线电连接；

其中，所述多个平行的数据线均为抗静电数据线，所述抗静电数据线的交叉区域上具有断口，所述抗静电数据线上的所述断口的两端分别与所述抗静电数据线对应的短路线电连接，所述交叉区域为所述对应的短路线在所述数据线上的正投影重叠区域。

9.根据权利要求8所述的方法，其特征在于，

所述多个平行的数据线包括第一数据线和第二数据线，所述至少两个平行的短路线包括第一短路线和第二短路线，所述第一数据线与所述第一短路线电连接，所述第二数据线与所述第二短路线电连接。