[发明专利]一种传感器电容值检测方法在审
申请号: | 201710122748.2 | 申请日: | 2017-03-03 |
公开(公告)号: | CN106932650A | 公开(公告)日: | 2017-07-07 |
发明(设计)人: | 许国辉;邝国华 | 申请(专利权)人: | 广东合微集成电路技术有限公司 |
主分类号: | G01R27/26 | 分类号: | G01R27/26 |
代理公司: | 广东莞信律师事务所44332 | 代理人: | 曹柏荣 |
地址: | 523808 广东省*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 传感器 电容 检测 方法 | ||
1.一种传感器电容值检测方法,其特征在于:所述的方法是通过比较对两组反相器延迟链的放电时间,以迭代法的方式将储存在电容上的电荷值数字化,配以差分模式,从而得到检测电容的变化值。
2.根据权利要求1所述的传感器电容值检测方法,其特征在于:所述的方法是比较两组反相器延迟链的放电时间;其中包括一组由检测传感器电容供电的上部反相器延迟链,和另一组用了预设电压Vdet电平供电的下部反相器延迟链;
在准备检测阶段时,先将检测的电容充电至初始电压电平VREF,电荷为:
Q(t=0)=Csense(t=0)×VREF
然后把该电荷用于替代上部反相器延迟链供电传感器电容电压Vsense,比较该延迟链的逻辑输出电压V1P和下部反相器延迟链的逻辑输出电压V2P;
电源电压越高,它所产生的延迟越小;
当传感器电容电压Vsense高于预设电压Vdet时,上部反相器链的延迟会比下部反相器链的延迟较少;
当传感器电容电压Vsense放电到预设电压Vdet时,两者的延迟会变得相同;即,如果信号V1P早于信号V2P,则为传感器电容电压Vsense大于预设电压Vdet,需要为传感器电容Csense放更多的电;计数器的值会递增1次,触发切换信号H→L或L→H;
执行另一次放电,直至传感器电容电压Vsense已放电至预设电压Vdet为止;
只有在传感器电容Csense上的电压VSP低于预设电压Vdet时才会停下来;这时计数器的值便是对应传感器电容Csense的值,等同被测量的物理参数。
3.根据权利要求2所述的传感器电容值检测方法,其特征在于:所述的检测采用差分检测方法,即两组反相器延迟链的放电时间进行比较后再进行差分计算;其中一边的两组反相器延迟链的比较极性与另一边的两组反相器延迟链的比较极性相反;两边计数器值相加后获得差分数值。
4.根据权利要求2所述的传感器电容值检测方法,其特征在于:所述的信号V1P、V2P作为电压比较器的输入;该电压比较器的输出作为计数器的输入。
5.根据权利要求3所述的传感器电容值检测方法,其特征在于:所述的信号V1N、V2N作为电压比较器的输入;该电压比较器的输出作为计数器的输入。
6.根据权利要求1至5任一项所述的传感器电容值检测方法,其特征在于:所述的方法是:
假设在传感器电容Csense上的电压在ith迭代时是VS(i),dC是每次放电量的等效电容;则一次放电后,传感器电容电压VS(i+1):
VS(i+1)×(Csense+dC)=VS(i)×Csense
时h迭代时,VS(N)=Vdet,已知VS(0)=VREF,得出:
由于Csense>>dC,
由于Vdet,VREF是固定的设计值,dC基于反相器延迟链的放电特性也不会随着时间改变,求得的N值,即技术器值;与传感器电容Csense有着线性的关系。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广东合微集成电路技术有限公司,未经广东合微集成电路技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710122748.2/1.html,转载请声明来源钻瓜专利网。