[发明专利]在存储装置中寻址数据的方法、存储装置和存储模块

说明书

本发明涉及在存储装置中寻址数据的方法、存储装置和存储模块。在寻址存储装置数据的方法中，该数据布置在由第一数量的行地址位和第二数量的列地址位索引的行和列中并通过指定第三数量的行地址位的行命令紧接着指定第四数量的列地址位的列命令寻址，第一数量大于第三数量或者第二数量大于第四数量，该方法包括：将第一数量的行地址位分割为第一子集和第二子集，并且当第一数量大于第三数量时在行命令中指定第一子集并在下一地址命令中指定第二子集；否则将第二数量的列地址位分割为第三子集和第四子集，并且在列命令中指定第四子集并在前一地址命令中指定第三子集。

相关申请的交叉引用

本申请要求于2016年3月3日提交的第62/303,353号美国临时申请和于2016年6月8日提交的第62/347,569号美国临时申请的优先权及权益，其全部内容通过引用并入本文。

技术领域

本发明的实施方式的方面涉及用于寻址大容量的类SDRAM(SDRAM-like)存储器而不增加引脚成本或引脚数的方法。

背景技术

在JEDEC DDR4SDRAM(双倍数据速率第四代同步动态随机存取存储器)标准中，有用于CID(芯片ID或秩(rank))的3个引脚、用于体(bank)的4个引脚、和用于行或列(取决于命令)的18个(共享)引脚。目前的引脚使用和寻址方案支持假设选择并装配DRAM芯片尺寸、宽度和组织的精确组合的每DIMM(双列直插式存储模块，在单一封装中的大量DRAM芯片或其他存储器芯片的集合)多达256GB的容量(否则，导致较小容量或较低可寻址的DIMM)。大于上述的模块容量或可寻址能力是不支持的(例如存储器将是不可寻址的，即使其能够物理地添加至模块)。

发明内容

本发明实施方式的各个方面针对SDRAM命令、定时和组织。举例来说，本发明的方面针对用于寻址像大容量SDRAM的存储器而不增加引脚成本或引脚数的系统和方法。另有一些方面针对支持大容量存储模块，还保留了像SDRAM(例如DDR4)的地址引脚定义。还有一些方面针对ACT+(激活命令)或RD/WR+(读取/写入命令)扩展。还有一些方面针对背靠背RAS/CAS(行地址选通/列地址选通)命令、背靠背CAS/CAS及定时修改。还另有方面针对多行或多列缓冲区组织，包括命令修改和装置重组。

根据本发明的实施方式，提供了用于在存储装置中寻址数据的方法。数据布置在分别由第一数量的行地址位和第二数量的列地址位索引的行和列的阵列中。数据使用由指定第三数量的行地址位的行地址命令紧接着指定第四数量的列地址位的列地址命令所定义的架构寻址。第一数量大于第三数量或第二数量大于第四数量。方法包括：将第一数量的行地址位分割为行地址位的第一子集和行地址位的第二子集，当第一数量大于第三数量时在行地址命令中指定第一子集并在下一地址命令中指定第二子集；发出行地址命令作为存储装置的行的行存取的全部或部分；将第二数量的列地址位分割为列地址位的第三子集和列地址位的第四子集，当第二数量大于第四数量时在列地址命令中指定第四子集并在前一地址命令中指定第三子集；以及发出列地址命令作为行的列存取的全部或部分。

下一地址命令可为列地址命令或者前一地址命令可为行地址命令。

列地址命令的发出可紧接着行地址命令的发出。

第一数量可大于第三数量。架构还可由表示在数据总线上列地址命令和数据可用性之间延迟的第一存取定时定义。方法还可包括：在第二存取定时中执行行的初始列存取，第二存取定时长于第一存取定时；以及在第一存取定时中执行行的随后列存取。

方法还可包括在行地址命令之后和列地址命令之前发出下一地址命令或前一地址命令。

下一地址命令的发出可紧接着行地址命令的发出或者前一地址命令的发出可紧先于列地址命令的发出。

方法还可包括将第二数量的列地址位分割为列地址位的第三子集和列地址位的第四子集，当第一数量大于第三数量时在列地址命令中指定第四子集并在前一地址命令中指定第三子集。