[发明专利]一种异步与同步相结合的RFID数字芯片电路结构

权利要求书

1.一种异步与同步相结合的RFID数字芯片电路结构，其特征在于，包括异步处理模块(10)、同步外围解码模块(11)、同步外围计时模块(12)和同步外围编码模块(13)，所述同步外围解码模块(11)包括异步-同步接口0(110)、跳沿检测模块(111)和符号位长度计数模块(112)，所述同步外围解码模块(11)完成对解调信号DEMO_DATA(113)的跳沿检测和对符号位长度进行计数；所述同步外围计时模块(12)包括异步-同步接口1(120)和计时模块(121)，所述同步外围计时模块(12)在异步处理模块(10)发出的计时请求信号的控制下，进行预设延时的T1、T2和T4计时；所述同步外围编码模块(13)包括异步-同步接口2(130)、分频模块(131)和编码模块(132)；同步外围编码模块(13)完成编码时钟生成和对编码位的编码；所述异步处理模块(10)通过拉通道(14)与同步外围解码模块(11)相连，所述异步处理模块(10)通过无数据通道(15)与同步外围计时模块(12)相连，所述异步处理模块(10)通过推通道(16)与同步外围编码模块(13)相连，在同步解码时钟的控制下，跳沿检测模块(111)对模拟前端解调出的DEMO_DATA(113)进行同步和跳沿检测，DEMO_DATA(113)的有效跳沿作为符号位长度计数模块(112)的计数启动信号，其下一个有效跳沿作为下一次解码计数的启动信号并作为本次解码计数的结束信号，同时将本次的解码计数值通过异步-同步接口0(110)作为计数信号(142)直接输出到异步处理模块(10)，本次解码计数的结束信号与计数请求信号(140)通过一个2输入的AND门相与后生成计数应答信号(141)，该应答信号(141)由低到高的变化使得其请求信号(140)由高变低，随着应答信号(141)的由高变低从而完成一次完整的四相握手过程。

2.如权利要求1所述的异步与同步相结合的RFID数字芯片电路结构，其特征在于，所述异步处理模块(10)完成标签的初始化、命令判决及其长度计算、session管理及其标志位更新、CRC检查、RNG生成、FSM跳转以及编码位生成。

3.如权利要求1所述的异步与同步相结合的RFID数字芯片电路结构，其特征在于，同步外围解码模块(11)中的符号位长度计数模块(112)采用行波计数器来实现。

4.如权利要求1所述的异步与同步相结合的RFID数字芯片电路结构，其特征在于，异步处理模块(10)通过无数据通道(15)发出请求信号(150)，经过异步-同步接口1(120)的同步后，该同步请求信号作为计时模块(121)的计时启动信号，在同步计时时钟的控制下计时到设定的时间后，计时模块(121)返回一个计时完成信号，该完成信号与计时请求信号(150)经过一个2输入的AND门相与后生成计时应答信号(151)。

5.如权利要求1所述的异步与同步相结合的RFID数字芯片电路结构，其特征在于，同步外围计时模块(12)中异步-同步接口1(120)对计时请求信号(150)的同步化采用两级同步寄存电路来实现。

6.如权利要求1所述的异步与同步相结合的RFID数字芯片电路结构，其特征在于，异步处理模块(10)通过推通道(16)发出分频请求信号(160)，经过异步-同步接口2(130)的同步后，该同步请求信号作为分频模块(131)的分频启动信号，分频模块(131)根据异步处理模块(10)输出的分频信号(162)进行奇数或者偶数分频，然后，异步处理模块(10)通过推通道(16)发出编码请求信号(163)，经过异步-同步接口2(130)的同步后，该同步请求信号作为编码模块(132)的编码启动信号，编码模块(132)在由分频模块(131)输出的分频时钟的控制下，对由异步处理模块(10)输出的编码信号(165)进行FM0编码或者Miller编码，并输出调制信号MO_DATA(133)，编码完成后，由编码模块(132)返回的编码完成信号与请求信号(160，163)通过一个3输入的AND门相与后生成应答信号(161，164)，完成一次完整的四相握手过程。