[发明专利]半导体装置和存储器访问控制方法

说明书

相关申请的交叉引用

包括说明书、附图和摘要的于2016年3月2日提交的日本专利申请NO.2016-039566所公开的内容以引用的方式全部并入本文。

背景技术

例如，本发明涉及一种半导体装置和存储器访问控制方法，并且涉及将数据和由该数据生成的错误检测代码存储在存储器中的技术。

专利文献1在过去公开了一种存储器控制电路作为示例，如专利文献1的图4所示的。该存储器控制电路包括地址/控制线控制电路和ECC电路。当将地址和数据从CPU发送至存储器控制电路时，ECC电路从数据生成ECC数据并且将其写入存储器的指定地址。当读取数据时，ECC电路通过从存储器读取的数据创建新ECC数据，并且将从存储器读取到的ECC数据与新创建的ECC数据进行比较，并且进行错误检测和数据的校正。

然而，在该存储器控制电路中，存在一个问题，在地址/控制线控制电路用来将地址指定至存储器的地址信号线中的任何一条线中，在值固定故障发生时，难以检测地址错误。这是因为要将数据和由数据创建的ECC数据写入指定至存储器的地址；因此，即使从不符合预期的地址读取数据和ECC数据，在将读取到的ECC数据与新创建的ECC数据进行比较时，也不会检测到分歧。

此处，为了解决这个问题，专利文献1所公开的计算机系统分别指定写入数据的地址和写入ECC数据的地址。然而，在解决上述问题时，该技术与本说明书所公开的技术完全不同。

(专利文献1)日本专利申请公开No.Hei5(1993)-88992。

发明内容

如上所述，专利文献1所公开的技术具有一个问题，难以检测地址信号系统在存储器访问中的故障。

通过本说明书的说明和附图，本发明的其它问题和新特征将变得清晰。

根据一个实施例，半导体装置通过修改用于存储数据的第一地址的至少一个位的值，以使错误检测代码的存储位置偏移到数据的存储位置，并且通过使其它位当中的规定的数量的位的值反转或者使规定的数量的位的顺序，来生成地址作为用于存储错误检测代码的第二地址。

根据一个实施例，可以检测地址信号系统在存储器访问中的故障。

附图说明

图1是示出了根据实施例1的CPU系统的配置的框图；

图2是示出了根据实施例1的I/F转换电路的配置的框图；

图3是示出了根据实施例1的ADR反转电路的配置的框图；

图4是根据实施例1的内部存储器的存储器映射的概念图；

图5是示出了根据实施例1的I/F转换电路的操作的概念图；

图6是示出了在未执行ADR反转时的操作的概念图；

图7是示出了根据实施例1的地址信号在固定型故障发生时的值改变的附图；

图8是示出了在未执行ADR反转时地址信号在固定型(stuck-at)故障发生时的值改变的附图；

图9是示出了根据实施例2的I/F转换电路的配置的框图；

图10是示出了根据实施例2的ADR旋转电路的配置的框图；

图11是根据实施例2的内部存储器的存储器映射的概念图；

图12是示出了根据实施例2的I/F转换电路的操作的概念图(第一示例)；

图13是示出了根据实施例2的地址信号在固定型故障发生时的值改变的附图(第一示例)；

图14是示出了根据实施例2的I/F转换电路的操作的概念图(第二示例)；

图15是示出了在执行ADR反转时的操作的概念图(第二示例)；

图16是示出了根据实施例2的地址信号在固定型故障发生时的值改变的附图(第二示例)；

图17是示出了在执行ADR反转时地址信号在固定型故障发生时的值改变的附图(第二示例)；

图18是示出了根据实施例3的ADR旋转电路的配置的框图；

图19是根据实施例3的内部存储器的存储器映射的概念图；

图20是示出了根据实施例3的地址信号在固定型故障发生时的值改变的附图；

图21是示出了根据实施例3的地址信号在另一固定型故障发生时的值改变的附图；

图22是示出了根据实施例4的I/F转换电路的配置的框图；

图23是示出了根据实施例4的ADR位顺序反转电路的配置的框图；

图24是示出了根据实施例4的另一ADR位顺序反转电路的配置的框图；

图25是示出了2位地址的地址位更改形式的附图；