[发明专利]显示装置、显示面板和像素驱动电路

权利要求书

1.一种像素驱动电路，其特征在于，包括驱动晶体管、第一扫描端、第二扫描端、数据输入端、发光控制端、存储电容、重置单元、写入补偿单元和发光控制单元，其中，

所述存储电容与所述驱动晶体管相连；

所述重置单元与第一扫描端相连，所述重置单元根据所述第一扫描端提供的第一扫描信号开通，以对所述存储电容进行重置并对所述存储电容进行充电；

所述写入补偿单元分别与第二扫描端和数据输入端相连，所述写入补偿单元根据所述第二扫描端提供的第二扫描信号开通，以使所述数据输入端提供的数据信号写入所述驱动晶体管的栅极，并使所述存储电容通过所述写入补偿单元和所述驱动晶体管放电直至所述驱动晶体管截止；

所述发光控制单元与所述发光控制端相连，所述发光控制单元根据所述发光控制端提供的发光控制信号开通，以与所述存储电容共同驱动所述驱动晶体管生成发光电流以驱动像素中的发光元件发光；

其中，所述第一扫描信号先于所述第二扫描信号输出；

其中，所述重置单元与所述写入补偿单元均连接到第二预设电源，所述重置单元与所述写入补偿单元分别在所述第一扫描信号与所述第二扫描信号的控制下将所述第二预设电源的电压提供到所述存储电容；

其中，所述存储电容的一端与所述驱动晶体管的第二极相连，所述发光控制单元包括第一晶体管和第二晶体管，所述第一晶体管的栅极与所述发光控制端相连，所述第一晶体管的第二极与第一预设电源相连，所述第一晶体管的第一极与所述驱动晶体管的第二极相连，所述第二晶体管的栅极与所述发光控制端相连，所述第二晶体管的第一极与所述存储电容的另一端相连，所述第二晶体管的第二极与所述驱动晶体管的栅极相连；

其中，所述重置单元与所述发光控制单元共用所述第一晶体管，所述重置单元还包括第三晶体管，所述第三晶体管的栅极与所述第一扫描端相连，所述第三晶体管的第一极与第二预设电源相连，所述第三晶体管的第二极与所述存储电容的另一端相连；

其中，所述写入补偿单元包括第四晶体管和第五晶体管，所述第四晶体管的栅极与所述第二扫描端相连，所述第四晶体管的第一极与所述第二预设电源相连，所述第四晶体管的第二极与所述存储电容的另一端相连，所述第五晶体管的栅极与所述第二扫描端相连，所述第五晶体管的第一极与所述数据输入端相连，所述第五晶体管的第二极与所述驱动晶体管的栅极相连。

2.根据权利要求1所述的像素驱动电路，其特征在于，其中，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管均为P型晶体管。

3.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路的工作阶段依次包括重置阶段、写入补偿阶段和发光驱动阶段，其中，

在所述重置阶段，所述第一扫描信号和所述发光控制信号为低电平且所述第二扫描信号为高电平，所述第一晶体管、所述第二晶体管和所述第三晶体管开启，所述第四晶体管和所述第五晶体管截止，所述第二预设电源通过所述第三晶体管对所述存储电容进行重置，同时所述第一预设电源通过所述第一晶体管对所述存储电容进行充电；

在所述写入补偿阶段，所述第一扫描信号和所述发光控制信号为高电平，且所述第二扫描信号为低电平，所述第一晶体管、所述第二晶体管和所述第三晶体管截止，所述第四晶体管和所述第五晶体管开启，所述数据信号通过所述第五晶体管写入所述驱动晶体管的栅极，所述存储电容通过所述驱动晶体管放电直至所述驱动晶体管截止；

在所述发光驱动阶段，所述第一扫描信号和所述第二扫描信号均为高电平，且发光控制信号为低电平，所述第一晶体管、所述第二晶体管开启，所述第三晶体管、所述第四晶体管和所述第五晶体管截止，所述驱动晶体管在所述存储电容的作用下生成所述发光电流。

4.根据权利要求3所述的像素驱动电路，其特征在于，在所述写入补偿阶段与所述发光驱动阶段之间还包括缓冲阶段，其中，

在所述缓冲阶段，所述第一扫描信号、所述第二扫描信号和所述发光控制信号均为高电平，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管均截止，以抑制干扰。

5.根据权利要求3所述的像素驱动电路，其特征在于，其中，在所述写入补偿阶段，所述第二扫描信号的下降沿与所述发光控制信号的上升沿同时提供至第二扫描端和发光控制端。