[发明专利]超宽带微波目标检测的FPGA成像系统在审
申请号: | 201710130217.8 | 申请日: | 2017-03-07 |
公开(公告)号: | CN106996938A | 公开(公告)日: | 2017-08-01 |
发明(设计)人: | 肖夏;王梁;李涛 | 申请(专利权)人: | 天津大学 |
主分类号: | G01N22/00 | 分类号: | G01N22/00 |
代理公司: | 天津市北洋有限责任专利代理事务所12201 | 代理人: | 刘国威 |
地址: | 300072*** | 国省代码: | 天津;12 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 宽带 微波 目标 检测 fpga 成像 系统 | ||
技术领域
本发明涉及超宽带、目标检测、FPGA、成像系统。具体讲,涉及超宽带微波目标检测的FPGA成像系统。
背景技术
国际上已经在UWB(超宽带)目标检测领域取得多项研究进展,UWB目标检测应用十分广泛,该技术在探地雷达、材料探伤、穿墙雷达、乳腺肿瘤检测等诸多领域应用前景广阔,具有检测设备成本低、设备尺寸小、对人体无辐射伤害等诸多优点。随着目标检测方法研究的深入,检测实验也已经逐步开展,如何对检测结果进行成像成为一个亟待解决的问题。现今各研究团队普遍使用的方法是使用工作站运行成像程序,使用面向对象的语言如MATLAB语言、C语言、C++语言等对接收信号运算成像。但使用面向对象的语言即耗时且工作量大。无法完成目标检测所要求的快捷性,无法建设UWB目标检测成像系统。
FPGA是一种具有硬件编程能力的计算工具,其具有的硬件编程能力是普通面向对象的语言所不具备的。硬件运算速度要远远高于面向对象的软件语言运算速度。FPGA硬件具有IP核资源,合理利用IP核资源能极大地提高硬件语言运行效率。FPGA具有端口输入输出自由灵活的特点,使用FPGA可以高效地导入、导出数据并输出检测成像图,对超宽带微波目标检测系统的小型化、快速化具有重要意义。但目前尚无成熟技术报道。
发明内容
为克服现有技术的不足,提供超宽带微波目标检测的FPGA成像系统,完成成像输入输出系统的综合控制。设置顶层控制模块和输入输出端口,完整实现超宽带检测三维成像的FPGA数据输入和图像输出的流程。为此,本发明采取的技术方案是,超宽带微波目标检测的FPGA成像系统,包括固定位置的发射天线和接收天线、信号处理模块、时延计算模块、聚焦模块与图像重建模块;
发射天线用于发送超宽带微波信号,接收天线用于接收被测组织反射回来的超宽带微波信号;
信号处理模块以串行方式读入检测探头的数字信号,每次读取一个完整的信号,读取次数按采集的信号数目决定,然后送入内存中存储;
延时计算模块,根据发射、接收天线位置,采用共焦算法计算成像点延时,并根据计算的逐点的时间延迟读取已经存入内存中所述数字信号,即在各个扫描点时延下的能量值,并输入至聚焦模块;
聚焦模块把接收到的多组能量值在成像区域逐点叠加,实现图像的叠加放大;
图像重建模块,用于将聚焦模块的结果进行输出显示。
延时计算模块接收外来的目标点坐标point_location以及输入有效信号op_nd之后进入计算模式。计算模式中BlockRam依次输出1发1-6收,2发1-6收共36组天线的位置,在此期间目标点坐标保持不变,依次计算36组路径长度,将路径长度送入convert_2delay模块计算出路径对应的微波信号传递延时,convert_2delay模块运用MicroBlaze处理器调用模式。
聚焦模块调用FSL总线完成成像算法中的点像素叠加数据传递功能,每扫描一个坐标点,主处理器读取协处理器发回来的延时,然后在内存中查找数据,将一组延时对应的能量值发往聚焦模块进行处理,此时聚焦模块同处理器通信,接收数据进行聚焦,在这整个过程中主处理器的作用相当于一个通道,在两个协处理模块之间进行数据的传输。
具体地,共焦成像对整个成像区域进行逐点扫描,确定各点像素强度后合成一幅图像。位置r处的像素强度可计算如下:
这里m和n分别代表发射和接收天线的编号,rm和rn分别代表发射和接收天线位置。v是微波信号在乳房中传播速度,c表示真空中的光速,εfat代表脂肪组织介电常数。τm,n(r)代表从发射天线发射脉冲,经聚焦点反射,再到接收天线接收反射信号的整个过程耗时,也称为信号延时。然后,各组接收信号在各自r点到达时间处的幅值Sm,n(τ)被叠加成为r点处像素强度:
与已有技术相比,本发明的技术特点与效果:
FPGA硬件实现的成像结果效果较好,成像位置准确,聚焦效果明显,周围干扰较低,能准确识别目标成像物体。FPGA对36组接收信号的处理速度为1分18秒,而使用intel@3.9GHz的Xeon处理器的软件运算速度为3分40秒。硬件算法实现要高于面向对象的语言算法实现速度。
附图说明
图1基于FPGA的EDK设计流程。
图2硬件系统模块构成。
图3延时计算模块内部构造。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津大学,未经天津大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710130217.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种高效节能的花纸印刷检验装置
- 下一篇:一种铅离子传感器的贵金属修饰方法