[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构及其形成方法，其中，所述形成方法包括：提供基底，所述基底包括掺杂结构，所述基底上具有介质层，所述介质层中具有器件接触孔，所述器件接触孔暴露出所述掺杂结构；在所述掺杂结构表面形成高掺杂区，所述高掺杂区中具有第一掺杂离子；在所述器件接触孔中形成器件插塞，所述器件插塞与所述高掺杂区形成欧姆接触。高掺杂区的形成不需要使进行非晶化，因此，形成所述高掺杂区的过程不容易损伤所述高掺杂区下方的掺杂结构。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管。然而，随着半导体技术的发展，半导体领域对晶体管的性能的要求也越来越高。

为了实现晶体管与外部电路的电连接，需要形成连接晶体管源漏掺杂区和多晶硅的插塞。插塞与源漏掺杂区之间具有接触电阻，如果插塞与源漏掺杂区之间、插塞与多晶硅之间的接触电阻过大，容易增加晶体管的功耗。为了降低插塞与源漏掺杂区之间、插塞与多晶硅之间的接触电阻，往往在源漏掺杂区和插塞之间以及多晶硅与插塞之间形成金属硅化物。

然而，现有的半导体结构的形成方法容易对所形成的半导体结构的性能产生影响，从而使所形成半导体结构的性能较差。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够提高所形成半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括掺杂结构，所述基底上具有介质层，所述介质层中具有器件接触孔，所述器件接触孔暴露出所述掺杂结构；在所述掺杂结构表面形成高掺杂区，所述高掺杂区中具有第一掺杂离子；在所述器件接触孔中形成器件插塞，所述器件插塞与所述高掺杂区形成欧姆接触。

可选的，所述掺杂结构包括源漏掺杂区，所述器件接触孔暴露出所述源漏掺杂区。

可选的，所述基底还包括衬底和位于所述衬底上的金属栅极，所述源漏掺杂区位于所述衬底中；所述形成方法包括：在所述介质层中形成栅极接触孔，所述栅极接触孔暴露出所述金属栅极；形成高掺杂区之后，在所述栅极接触孔中形成栅极插塞。

可选的，所述源漏掺杂区位于所述金属栅极两侧的衬底中。

可选的，所述源漏掺杂区中具有第二掺杂离子，所述第一掺杂离子与所述第二掺杂离子的导电类型相同。

可选的，所述掺杂结构还包括半导体栅极。

可选的，形成所述高掺杂区的步骤包括：在所述掺杂结构上形成覆盖层；对所述覆盖层进行掺杂处理，在所述覆盖层中掺入第一掺杂离子，形成高掺杂区。

可选的，形成所述高掺杂区的步骤包括：对所述掺杂结构进行掺杂处理，在所述掺杂结构中掺入第一掺杂离子，形成所述高掺杂区。

可选的，所述掺杂处理的工艺包括：等离子体离子掺杂工艺。

可选的，所述第一掺杂离子为N型离子或P型离子。

可选的，所述掺杂处理的工艺参数包括：注入能量为300eV～500eV；注入剂量为4E21atom/cm²～6E21atom/cm²。

可选的，还包括：对所述高掺杂区进行退火处理。

可选的，所述退火处理的工艺参数包括：退火温度为900℃～1000℃；退火时间为5s～40s。