[发明专利]一种三维存储器及其制作方法

说明书

技术领域

本发明涉及三维存储器技术领域，更为具体的说，涉及一种三维存储器及其制作方法。

背景技术

随着平面型存储器的不断发展，半导体的生产工艺取得了巨大的进步。但是近几年来，平面型存储器的发展遇到了各种挑战：物理极限，现有的显影技术极限以及存储电子密度极限等。在此背景下，为解决平面型存储器遇到的困难以及追求更低的单位存储单元的生产成本，三维存储器的结构应运而生，目前三维存储器的技术研发已成为国际上研发的主流。

发明内容

有鉴于此，本发明提供了一种三维存储器及其制作方法，在制作三维存储器时，多次重复沉积金属层和回刻蚀金属层的步骤，进而提高形成的金属栅的质量，以达到降低金属栅电阻、提高金属栅的栅控能力、提高三维存储器性能的目的。

为实现上述目的，本发明提供的技术方案如下：

一种三维存储器的制作方法，包括：

S1、提供一半导体衬底；

S2、在所述半导体衬底一表面上形成存储结构，其中，所述存储结构包括：位于所述半导体衬底一表面上、且沿竖直方向叠加的多个绝缘层，多个贯穿所述多个绝缘层的沟道孔及位于所述沟道孔内的堆叠结构，多个贯穿所述多个绝缘层的沟槽，以及，覆盖相邻两个所述绝缘层之间相对表面和相应所述堆叠结构侧壁的介质层；

S3、沉积金属层以覆盖所述介质层的内壁表面和所述绝缘层朝向所述沟槽的侧面；

S4、回刻蚀所述金属层，以形成位于所述介质层的内壁中的金属栅；

S5、重复步骤S3和S4预设次数。

可选的，所述金属层的材质为钨或铝。

可选的，所述介质层包括：

靠近所述绝缘层一侧的高K介质阻挡层；

以及，位于所述高K介质阻挡层的内壁一侧的种子层，其中，所述种子层的材质为氮化钛或氮化钽。

可选的，所述种子层的厚度范围为1nm～10nm，包括端点值。

可选的，述存储结构的形成包括：

在所述半导体衬底一表面形成沿竖直方向交替堆叠的所述多个绝缘层和多个牺牲层，其中，所述多个绝缘层为第一绝缘层至第N绝缘层，所述多个牺牲层为第一牺牲层至第N-1牺牲层，N为小于2的整数；

贯穿所述多个绝缘层和多个牺牲层形成所述多个沟道孔；

在所述沟道孔内形成所述堆叠结构；

贯穿所述多个绝缘层和多个牺牲层形成所述多个沟槽；

去除所述多个牺牲层；

在相邻两个所述绝缘层之间形成所述介质层，其中，所述介质层覆盖相邻两个所述绝缘层之间相对表面和相应所述堆叠结构侧壁。

可选的，所述牺牲层的厚度及绝缘层的厚度范围均为10nm～80nm，包括端点值。

可选的，所述多个绝缘层和多个牺牲层的厚度总和不小于1微米。

可选的，所述绝缘层的材质为二氧化硅，所述牺牲层的材质为氮化硅。

可选的，所述半导体衬底为P型半导体衬底。

相应的，本发明还提供了一种三维存储器，所述三维存储器采用上述的三维存储器的制作方法制作而成。

相较于现有技术，本发明提供的技术方案至少具有以下优点：

本发明提供了一种三维存储器及其制作方法，制作方法，包括：S1、提供一半导体衬底；S2、在所述半导体衬底一表面上形成存储结构，其中，所述存储结构包括：位于所述半导体衬底一表面上、且沿竖直方向叠加的多个绝缘层，多个贯穿所述多个绝缘层的沟道孔及位于所述沟道孔内的堆叠结构，多个贯穿所述多个绝缘层的沟槽，以及，覆盖相邻两个所述绝缘层之间相对表面和相应所述堆叠结构侧壁的介质层；S3、沉积金属层以覆盖所述介质层的内壁表面和所述绝缘层朝向所述沟槽的侧面；S4、回刻蚀所述金属层，以形成位于所述介质层的内壁中的金属栅；S5、重复步骤S3和S4预设次数。由上述内容可知，本发明提供的技术方案，在制作三维存储器时，多次重复沉积金属层和回刻蚀金属层的步骤，进而提高形成的金属栅的质量，以达到降低金属栅电阻、提高金属栅的栅控能力、提高三维存储器性能的目的。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例提供的一种三维存储器的制作方法的流程图；

图2a～2d为与图1中制作方法相应的结构流程图；