[发明专利]半导体设备及其制造方法

说明书

为了提供一种能够改善信息的读出精度的配置有反熔丝存储单元的半导体设备。本发明提供一种半导体设备，其中，N沟道型的存储晶体管、选择核心晶体管和选择体晶体管分别以串联的方式电连接。存储晶体管和选择核心晶体管形成在SOI衬底的硅层中，并且，选择体晶体管形成在半导体衬底中。字线连接于存储晶体管的存储栅电极，并且，位线连接于选择体晶体管。在向位线施加与从字线施加到存储栅电极的电压极性相反的反电压的同时，执行写入操作。

相关申请的交叉引用

通过引用将2016年3月8日提交的第2016-044528号日本专利申请所公布的包括说明书、附图、以及摘要的全部内容并入本文。

技术领域

本发明涉及半导体设备及其制造方法，并且适用于例如配置有反熔丝(anti-fuse)存储单元。

背景技术

至今为止，作为配置于半导体设备中的存储单元，已知有非易失性存储单元。作为这样的非易失性存储单元中的一种，已知有能够仅写入一次并且使用熔丝的非易失性存储单元。基于MOS(金属氧化物半导体)晶体管形态的存储晶体管被用作熔丝。该存储单元被称为反熔丝存储单元。作为公开这样的半导体设备的专利文献中的一种，已知有例如专利文献1。

在所述半导体设备中，通过存储晶体管、第一选择晶体管、以及第二选择晶体管配置一个存储单元。以串联的方式电连接所述存储晶体管、第一选择晶体管、以及第二选择晶体管。字线电连接于所述存储晶体管的存储栅电极。位线电连接于所述第二选择晶体管。

通过从所述字线向所述存储栅电极施加指定电压并电介质击穿(dielectric-breaking)栅绝缘膜来执行信息的写入操作。另一方面，通过检测出从所述存储栅电极经击穿位置(其经受电介质击穿而成为电阻器)、所述第一选择晶体管、以及所述第二选择晶体管流向所述位线的电流来执行信息的读出操作。

【相关技术文献】

【专利文献】

【专利文献1】日本未经审查的第2005-504434号专利申请公布文本。

发明内容

近年来，为了降低电压等目的，开发了在SOI衬底的硅层中形成存储晶体管和第一选择晶体管等的半导体设备。

然而，本发明的发明人已经揭示，由于插在硅层和半导体衬底之间的埋藏式氧化膜所导致的栅耦合，难以提高信息的读出精度。

从说明书的描述和附图，可以清楚了解本发明的其它目的和新颖特征。

根据本发明的一方面，半导体设备配置有衬底、第一元件形成区域、第二元件形成区域、第一导电型沟道的存储晶体管、第一导电型沟道的第一选择晶体管、第一导电型沟道的第二选择晶体管、字线、以及位线。所述衬底具有半导体衬底和在半导体衬底上方形成的半导体层，在所述半导体衬底和所述半导体层之间插入有埋藏式绝缘膜。存储晶体管和第一选择晶体管形成在半导体层中限定的第一元件形成区域中。所述存储晶体管包括位于半导体层上方的存储栅电极，其中，在所述半导体层和所述存储栅电极之间插入有存储栅绝缘膜。所述第二选择晶体管形成在限定于衬底中的第二元件形成区域中。字线电连接于所述存储栅电极。位线电连接于所述第二选择晶体管。所述存储晶体管、所述第一选择晶体管以及所述第二选择晶体管以串联的方式电连接。通过使第一选择晶体管和第二选择晶体管进入导通(ON)状态，以向字线施加第一电压，从而电介质击穿所述存储栅绝缘膜，来执行信息的写入操作。通过使第一选择晶体管和第二选择晶体管进入导通(ON)状态，以向字线施加第二电压，从而检测从存储栅电极经由第一选择晶体管和第二选择晶体管流向位线的电流，来执行信息的读出操作。在向位线施加与施加到存储栅电极的第一电压的极性相反的反电压的同时，执行所述写入操作。