[发明专利]具有容错机制的移位寄存器及其驱动方法和栅极驱动电路

权利要求书

1.一种移位寄存器，包括：

上拉驱动电路，连接信号输入端、第一电压端和上拉节点，被配置以在信号输入端的输入信号处于有效输入电平时，将第一电压端的电压信号输出至上拉节点；

存储电路，其第一端与上拉节点连接，其第二端与输出端连接，被配置当第一电压端的电压信号传递到上拉节点时，对存储电路进行充电；

上拉电路，连接时钟信号端、上拉节点和输出端，被配置以在上拉节点处的上拉信号处于有效上拉电平时将时钟信号端的时钟信号输出到输出端；

复位电路，连接复位信号端、第二电压端和上拉节点，被配置以在复位信号端的复位信号处于有效控制电平时将上拉节点的上拉信号下拉至第二电压端的电压信号；

驱动下拉电路，连接第二电压端、第三电压端、上拉节点和下拉节点，被配置为控制下拉电路是否进行操作；

下拉电路，连接第二电压端、下拉节点、上拉节点和输出端，被配置以在下拉节点处的下拉信号处于有效下拉电平时将所述输出端和所述上拉节点下拉至所述第二电压端的电压信号；

干扰去除电路，连接帧起始信号端和控制信号端之一、下拉节点，被配置以在帧起始信号端输出的帧起始信号或控制信号端输出的控制信号处于有效控制电平时将有效帧起始信号或控制信号传递到下拉节点以对下拉节点进行充电。

2.根据权利要求1所述的移位寄存器，其中，上拉驱动电路包括上拉驱动晶体管，上拉驱动晶体管的栅极与信号输入端连接，上拉驱动晶体管的第一极与第一电压端相连，上拉驱动晶体管的第二极与上拉节点连接。

3.根据权利要求2所述的移位寄存器，其中，上拉电路包括输出晶体管，输出晶体管的栅极与上拉节点连接，输出晶体管的第一极与时钟信号端连接，输出晶体管的第二极与输出端连接。

4.根据权利要求3所述的移位寄存器，其中，复位电路包括：

复位晶体管，其栅极与复位信号端连接，第一极与上拉节点连接，第二极与第二电压端连接。

5.根据权利要求4所述的移位寄存器，其中，驱动下拉电路包括：

第一驱动下拉晶体管，其栅极和第三驱动下拉晶体管的第二极连接，第一极与第三电压端连接，第二极与下拉节点连接；

第二驱动下拉晶体管，其栅极与上拉节点连接，第一极与下拉节点连接，第二极与第二电压端连接；

第三驱动下拉晶体管，其栅极和第一极与第三电压端连接；

第四驱动下拉晶体管，其栅极与上拉节点连接，第一极与第三驱动下拉晶体管的第二极连接，第二极与第二电压端连接。

6.根据权利要求5所述的移位寄存器，其中，下拉电路包括：

节点下拉晶体管，节点下拉晶体管的栅极与下拉节点连接，节点下拉晶体管的第一极与上拉节点连接，节点下拉晶体管的第二极与第二电压端连接；以及

输出下拉晶体管，输出下拉晶体管的栅极与下拉节点连接，输出下拉晶体管的第一极与输出端连接，输出下拉晶体管的第二极与第二电压端连接。

7.根据权利要求6所述的移位寄存器，其中，干扰去除电路包括干扰去除晶体管，干扰去除晶体管的栅极和第一极都与帧起始信号端或控制信号端连接，干扰去除晶体管的第二极与下拉节点连接。

8.根据权利要求1-7中任一项所述的移位寄存器，其中，在移位寄存器的输出信号出现异常后，新时序到来前，帧起始信号或控制信号为有效控制电平信号。

9.根据权利要求8所述的移位寄存器，其中，所述晶体管均为N型晶体管。

10.根据权利要求9所述的移位寄存器，其中，第二电压端是低电压端；第一电压端和第三电压端是高电压端。

11.一种栅极驱动电路，包括N个级联的如权利要求1-10的任意一项所述的移位寄存器，其中N为自然数，

其中，第一级移位寄存器的信号输入端连接帧起始信号端，第一级移位寄存器的复位信号端连接下一级移位寄存器的输出端，

最后一级移位寄存器的信号输入端连接上一级移位寄存器的输出端，最后一级移位寄存器的复位信号端连接帧起始信号端，

对于除了第一级移位寄存器和最后一级移位寄存器之外的其它移位寄存器，其信号输入端连接上一级移位寄存器的输出端，复位信号端连接下一级移位寄存器的输出端，

在栅极驱动电路中，将帧起始信号或控制信号接入每一级移位寄存器。