[发明专利]控制信号驱动电路与驱动方法以及像素电路驱动方法

权利要求书

1.一种控制信号驱动电路，其特征在于，包括第一晶体管至第十一晶体管、第一电容与第二电容，其中，

所述第一晶体管的栅极与第四晶体管的栅极连接至一第一时钟信号端，所述第一晶体管的第一电极连接至一输入信号端，所述第一晶体管的第二电极与第二晶体管的栅极连接于一第一节点；

所述第二晶体管的第二电极连接至一第二时钟信号端，所述第二晶体管的第一电极、第三晶体管的栅极、第五晶体管的第一电极、第六晶体管的栅极、第七晶体管的栅极与第八晶体管的栅极连接于一第二节点；

所述第三晶体管的第一电极、所述第四晶体管的第二电极与所述第五晶体管的栅极相连接，所述第三晶体管的第二电极、所述第五晶体管的第二电极、所述第六晶体管的第二电极与所述第八晶体管的第二电极连接至一第一电源电压信号端；

所述第四晶体管的第一电极、所述第七晶体管的第一电极与第九晶体管的第一电极连接至一第二电源电压信号端；

所述第六晶体管的第一电极、所述第七晶体管的第二电极、所述第九晶体管的栅极与所述第二电容的一端相连接，所述第八晶体管的第一电极、所述第九晶体管的第二电极与所述第二电容的另一端连接至一控制信号端；

所述第一电容连接于所述第二节点与第一节点之间；

所述第十晶体管的栅极连接至第一时钟信号端，所述第十晶体管的第一电极连接至输入信号端，所述第十晶体管的第二电极与所述第十一晶体管的第一电极相连接，所述第十一晶体管的栅极连接至第二时钟信号端，所述第十一晶体管的第二电极连接至第一节点。

2.如权利要求1所述的控制信号驱动电路，其特征在于，还包括第三电容与第四电容，所述第三电容的一端与所述第四电容的一端连接至所述第一电源电压信号端，所述第三电容的另一端连接于第二节点，所述第四电容的另一端连接至所述第十晶体管的第二电极。

3.如权利要求2所述的控制信号驱动电路，其特征在于，所述第二节点连接至输出信号端。

4.如权利要求3所述的控制信号驱动电路，其特征在于，所述第一电极为源极，所述第二电极为漏极；或者，所述第一电极为漏极，所述第二电极为源极。

5.如权利要求1～4中任一项所述的控制信号驱动电路，其特征在于，所述驱动电路的驱动时序包括第一阶段、第二阶段与第三阶段；在第一阶段，输入信号与第一时钟信号为低电平，第二时钟信号为高电平；在第二阶段，所述输入信号与所述第一时钟信号为高电平，所述第二时钟信号为低电平，输出一高电平的控制信号以及一低电平的输出信号；在第三阶段，所述第一时钟信号为低电平，所述输入信号与所述第二时钟信号为高电平，输出一低电平的控制信号以及一高电平的输出信号。

6.如权利要求5所述的控制信号驱动电路，其特征在于，在第二阶段，所述输出信号作为下一级控制信号驱动电路的输入信号。

7.一种控制信号驱动电路的驱动方法，其特征在于，采用如权利要求1～6任一项所述的控制信号驱动电路生成控制信号，包括：

第一阶段：输入信号端提供输入信号，所述第一节点的电压为低电平；

第二阶段：所述第二时钟信号为低电平，所述第一节点的电压小于2倍的第二电源电压，输出信号端输出低电平的输出信号，同时控制信号端输出高电平的控制信号；

第三阶段：所述第一时钟信号为低电平，所述输入信号与所述第二时钟信号为高电平，输出信号端输出高电平的输出信号，同时控制信号端输出高电平的控制信号。

8.如权利要求7所述的控制信号驱动电路的驱动方法，其特征在于，第二阶段的输出信号作为下一级控制信号驱动电路的输入信号。

9.一种像素电路的驱动方法，其特征在于，采用如权利要求1～6中任一项所述的控制信号驱动电路提供控制信号。