[发明专利]存储器控制电路、存储器系统以及处理器系统

说明书

本发明提供一种存储器控制电路、存储器系统以及处理器系统。存储器控制电路具备：写入目的地选择部，针对处理器在第1存储装置中写入数据的每个地址区域，将第1存储装置内的易失性存储器及非易失性存储器中的某一个选择为写入目的地；写入控制部，进行在由写入目的地选择部选择了的写入目的地中写入应写入的地址区域的数据的控制；以及存取信息登记部，针对每个地址区域，将作为写入目的地的易失性存储器或者非易失性存储器的选择信息、和切换了地址区域内的连续的地址群的页面的次数信息对应起来登记，写入目的地选择部如果从处理器有新的写入请求，则根据在存取信息登记部中登记了的信息，选择写入目的地。

本申请以日本专利申请2016-183303(申请日：9月20日/2016年)为基础，从该申请享受优先的利益。通过参照该申请，包括该申请的全部内容。

技术领域

本发明的实施方式涉及存储器控制电路、存储器系统以及处理器系统。

背景技术

在便携信息终端中使用的处理器要求低消耗电力。因此，进行用非易失性存储器置换高速缓冲存储器、主存储器的研究。

MRAM(Magnetoresistive Random Access Memory，磁阻随机存取存储器)在各种非易失性存储器中作为可同时满足高的改写耐受性、高速地进行读出和写入的动作性能、以及可高集成的单元面积这3个特征的存储器得到瞩目。将MRAM用作高速缓冲存储器时的动作速度相比于其他非易失性存储器更高速、且面积效率比以往的存储器更高，能够将大容量的高速的高速缓冲存储器搭载于处理器，所以针对MRAM寄予大的期待。特别，在MRAM中，使用了被称为STT-MRAM(Spin Transfer Torque MRAM)的垂直磁性的自旋注入的方式的写入电流和写入延迟非常小，能够进行高速动作，所以期待广泛的应用。

作为主存储器以往使用的DRAM(Dynamic RAM)在一根字线上连接了多个存储器单元，为了驱动字线花费时间。如果一旦驱动字线，则能够针对在相同的字线上连接了的多个存储器单元高速地进行存取。因此，DRAM能够针对连续的地址区域进行高速存取。但是，如果想要对不连续的地址区域进行存取，则为了驱动与不连续的地址区域对应的字线而花费时间，所以存取速度显著降低。

相对于此，在MRAM的情况下，无论针对连续的地址区域和不连续的地址区域中的哪一个，在存取速度中都没什么差异，但对连续的地址区域进行存取时的存取速度有比DRAM劣化的可能性。

这样，可以说DRAM面向连续的地址区域的写入，相对于此，MRAM面向不连续的地址区域的写入。

发明内容

一个技术方案的存储器控制电路具备：

写入目的地选择部，针对处理器在第1存储装置中写入数据的每个地址区域，将所述第1存储装置内的易失性存储器及非易失性存储器中的某一个选择为写入目的地；

写入控制部，进行在由所述写入目的地选择部选择的写入目的地中写入应写入的地址区域的数据的控制；以及

存取信息登记部，针对每个所述地址区域，将作为写入目的地的所述易失性存储器或者所述非易失性存储器的选择信息、和切换了所述地址区域内的连续的地址群的页面的次数信息对应起来登记，

所述写入目的地选择部如果从所述处理器有新的写入请求，则根据在所述存取信息登记部中登记的信息，选择所述写入目的地。

附图说明

图1是示出一个实施方式的处理器系统的概略结构的框图。

图2A是示出使多个处理器芯、共有高速缓冲存储器、存储器控制电路以及MRAM成为单片的例子的框图。

图 2B是示出使多个处理器芯和存储器控制电路单片化，使DRAM和MRAM分别为不同的存储器基板的例子的框图。