[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，方法包括：提供待刻蚀材料层；在待刻蚀材料层上形成图形化的核心层；在核心层顶部和侧壁、以及待刻蚀材料层上形成侧墙膜；对侧墙膜进行至少一次顶部处理，去除高于核心层顶部的侧墙膜，保留核心层侧壁上的侧墙膜作为第一部分侧墙层，保留待刻蚀材料层上的侧墙膜作为第二部分侧墙层；顶部处理的步骤包括：在侧墙膜上形成覆盖位于核心层侧壁以及顶部上侧墙膜表面的牺牲层；去除高于核心层顶部上的牺牲层以及部分厚度或全部厚度的侧墙膜；去除剩余牺牲层；去除核心层；去除核心层后，去除第二部分侧墙层。本发明所述第一部分侧墙层的形貌对称，以第一部分侧墙层为掩膜刻蚀待刻蚀材料层后，可以得到形貌较好的目标图形。

技术领域

本发明涉及半导体领域，尤其涉及一种半导体结构及其形成方法。

背景技术

半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，但是半导体制造难度也与日俱增。光刻技术是半导体制造工艺中最为关键的生产技术，随着半导体工艺节点的不断减小，现有的光源光刻技术已经无法满足半导体制造的需求，超紫外光光刻技术(EUV)、多波束无掩膜技术和纳米压印技术成为下一代光刻候选技术的研究热点。但是上述的下一代光刻候选技术仍然存在不便与缺陷，亟待加以进一步的改进。

当摩尔定律继续向前延伸的脚步不可逆转的时候，多重图形化技术无疑成为了业界的最佳选择之一，多重图形化技术只需要对现有的光刻基础设施进行很小的改动，就可以有效地填补更小节点的光刻技术空白，改进相邻半导体图形之间的最小间距(pitch)。由于自对准双重图形化(Self-Aligned Double-Patterning，SADP)工艺更为简单，成本更低，因此，在半导体器件的形成工艺中多采用自对准双重图形化工艺。

但是，即使引入了自对准双重图形化工艺，刻蚀后所形成目标图形的质量仍旧较差。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，提高所形成目标图形的质量，从而提高半导体器件的性能和良率。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供待刻蚀材料层；在所述待刻蚀材料层上形成图形化的核心层；在所述核心层顶部和侧壁表面、以及所述待刻蚀材料层上形成侧墙膜；对所述侧墙膜进行至少一次顶部处理，去除高于所述核心层顶部的侧墙膜，保留位于所述核心层侧壁上的所述侧墙膜作为第一部分侧墙层，保留位于所述待刻蚀材料层上的所述侧墙膜作为第二部分侧墙层；其中，所述顶部处理的步骤包括：在所述侧墙膜上形成牺牲层，所述牺牲层覆盖位于所述核心层侧壁以及顶部上的侧墙膜表面；刻蚀去除高于所述核心层顶部的所述牺牲层以及部分厚度或全部厚度的所述侧墙膜；去除剩余所述牺牲层；形成所述第一部分侧墙层和第二部分侧墙层后，去除所述核心层；去除所述核心层后，去除所述第二部分侧墙层；去除所述第二部分侧墙层后，以所述第一部分侧墙层为掩膜，刻蚀所述待刻蚀材料层。

相应的，本发明还提供一种半导体结构，包括：待刻蚀材料层；图形化的核心层，位于所述待刻蚀材料层上；侧墙膜，位于所述核心层顶部和侧壁表面、以及所述待刻蚀材料层上；位于所述侧墙膜上的牺牲层，所述牺牲层覆盖位于所述核心层侧壁以及顶部上的侧墙膜表面。

与现有技术相比，本发明的技术方案具有以下优点：