[发明专利]基于IP核资源复用的多核SOC测试封装结构及测试方法在审
申请号: | 201710134801.0 | 申请日: | 2017-03-07 |
公开(公告)号: | CN107064772A | 公开(公告)日: | 2017-08-18 |
发明(设计)人: | 邓立宝;张保权;王莎;任涛;张莉莉 | 申请(专利权)人: | 哈尔滨工业大学(威海) |
主分类号: | G01R31/28 | 分类号: | G01R31/28 |
代理公司: | 北京怡丰知识产权代理有限公司11293 | 代理人: | 于振强 |
地址: | 264209*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 ip 核资 源复用 多核 soc 测试 封装 结构 方法 | ||
1.一种基于IP核资源复用的多核SOC测试封装结构,包括至少一个IP核,相同电压域内、分享相同测试资源的所述IP核划分至同一个IP核组,并以所述IP核组为单位通过测试总线连接在测试存储机制上,每个所述IP核都采用IPCRM测试封装结构;其特征是,还设有封装扫描链的反馈通路、多路选择器、2路选择器、基本响应通路、测试存储通路和互连测试通路,且所述基本响应通路、测试存储通路和互连测试通路都设有旁路寄存器组;
所述反馈通路协作测试源核为待测试核的多个供电电压的测试重复提供测试激励,而提供反馈通路;
所述多路选择器用于实现IP核不同角色的切换;
所述基本响应通路用于实现不同供电电压下测试响应的压缩;
所述测试存储通路用于实现外部测试设备测试激励的施加以及被测IP核测试响应的捕获;
所述互连测试通路用于实现测试源核与待测试核、待测试核与测试宿核的测试激励及测试响应的内部施加及捕获;
所述旁路寄存器组用于旁路所在通路中的无关核;
所述IP核组通过所述测试存储通路输入输出端口与所述测试存储机制进行连接,所述IP核通过“0”游程压缩电路、所述基本响应通路、测试存储通路和互连测试通路实现IP核组内的通路互连。
2.一种基于IP核资源复用的多核SOC测试方法,其特征是:
首先,将嵌入在相同电压域内、分享相同测试资源的IP核划分至同一个IP核组,并以IP核组为单位连接在测试存储机制上;
然后,每个IP核组内的IP核都采用IPCRM封装结构,封装后的IP核通过基本响应通路与“0”游程压缩电路、测试存储通路、互连测试通路实现IP核组内的通路互连;
最后,各个IP核组通过对应的测试存储通路输入输出端口与外部的测试存储机制进行连接,进而实现IP核与外部测试设备数据施加及捕获。
3.根据权利要求2所述的基于IP核资源复用的多核SOC测试方法,其特征在于,将低电压下的测试响应分别与最高电压下的测试响应进行异或处理,然后对得到异或序列采用“0”游程压缩方法进行压缩处理,进而降低响应测试宿核的存储资源。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于哈尔滨工业大学(威海),未经哈尔滨工业大学(威海)许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710134801.0/1.html,转载请声明来源钻瓜专利网。