[发明专利]一种NAND-FLASH存储器写操作方法及装置

说明书

本发明提供了一种NAND‑FLASH存储器写操作方法及装置，涉及数据存储器操作技术领域。本发明提供的NAND‑FLASH存储器写操作方法及装置，利用写时钟周期分频信号来触发写使能信号有效，使得数据写操作的时间以及地址比对的时间被限制在多个时钟周期内，增加了写操作的时间以及地址比对的时间，提高了NAND‑FLASH存储器写操作的可靠性。

技术领域

本发明涉及数据存储器操作技术领域，特别是涉及一种NAND-FLASH存储器写操作方法及装置。

背景技术

NAND-FLASH存储器，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案，因此，NAND-FLASH存储器被广泛采用在个人电脑和电子设备等等。NAND-FLASH存储器进行写操作时，首先，根据外部输入的时钟信号，将数据从存储器的IO接口写入页缓存器(英文：page buffer)中，然后将页缓存器中的数据写入存储阵列(英文：array)中。由于NAND-FLASH存储器的IO接口一般为16个或者8个，将数据从存储器的IO接口写入页缓存器中的时候，通常需要多个外部时钟周期才能将页缓存器中的数据从IO接口写入完毕。

为了在外部时钟信号来临的时候，能够快速将数据从存储器的IO接口写入页缓存器中，通常会在IO接口和页缓存器之间插入寄存器，然后将数据从IO接口存储至寄存器中，然后，写时钟周期信号触发写使能信号有效，在一个写时钟周期限制的写使能信号的有效期内，将寄存器中的数据写入页缓存器中，之后还需要在该一个写时钟周期内完成地址比对，来判断下一个写使能信号有效期内寄存器中的数据将要写入的页缓存器是否为坏。

现有技术中，在将寄存器中的数据写入页缓存器时，写操作时间被限制在了一个写时钟周期内，数据写操作的时间较短，写操作的可靠性不高。

发明内容

鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的一种NAND-FLASH存储器写操作方法及装置。

依据本发明的第一方面，提供了一种NAND-FLASH存储器写操作方法，包括：

接收通过所述存储器的IO接口输入的数据；

将所述输入的数据存储至设定数量的寄存器中；

利用写时钟周期分频信号触发写使能信号，使所述写使能信号有效；

在所述写使能信号的有效期内，将所述设定数量的寄存器中的数据写入对应的页缓存器中。

可选的，所述写时钟周期分频信号为写时钟周期二分频信号、写时钟周期三分频信号…写时钟周期N分频信号中的任意一种。

可选的，所述写时钟周期分频信号是通过预设的D触发器产生的。

可选的，所述设定数量的寄存器为与所述写时钟周期分频信号对应设置的寄存器。

可选的，在所述将所述设定数量的寄存器中的数据写入对应页缓存器中的步骤之前，所述方法还包括：

判断所述设定数量的寄存器中的数据对应的页缓存器是否为坏。

可选的，所述判断所述设定数量的寄存器中的数据对应页缓存器是否为坏的步骤，包括：

将所述对应页缓存器的地址与所有修复页缓存器的地址标志位进行一一比对；

如果比对成功，则确定所述对应页缓存器为坏，并将与所述对应页缓存器地址相同的修复页缓存器确定为所述对应页缓存器的修复页缓存器；

如果比对失败，则确定所述对应页缓存器不为坏。

可选的，所述将所述设定数量的寄存器中的数据写入对应页缓存器中的步骤，包括：