[发明专利]旋转行波振荡器电路

说明书

本文公开了时钟产生电路，特别是旋转行波振荡器电路。这种电路包括：成对的信号线路，其被连接在一起以形成闭合环路，并且被布置成使得它们限定至少一个过渡部分，在所述过渡部分中，所述成对的信号线路的第一部分中的两条线路从所述成对的信号线路的第二部分中的两条线路的一个横向侧跨到所述成对的信号线路的第二部分中的两条线路的另一横向侧。

技术领域

本发明涉及时钟产生电路，特别是用于产生和提供正交时钟信号的时钟产生电路。这样的正交时钟信号可以分别具有相对相位0°、90°、180°和270°。

背景技术

正交时钟信号可以例如在可以例如需要四相交错的基本上正弦的时钟信号的DAC(数字模拟转换器)电路或ADC(模拟数字转换器)电路中被需要。当然，这样的时钟产生电路也可以用在除了DAC电路和ADC电路之外的应用中。

需要产生正交时钟信号的ADC电路的示例可以在EP 2211468中找到，EP 2211468通过引用合并到本申请中。也需要产生正交时钟信号的DAC电路的示例可以在EP 2849345中找到，同样地，EP 2849345通过引用合并到本申请中。EP 2211468中的ADC包括采样器(参见例如该文献的图10)，其可以执行四路时间交错或四相时间交错，以便将输入电流分成四个时间交错的采样流。因此，需要输出彼此相位相差90°的四个时钟信号的正交时钟信号产生。采样器产生四个流，这四个流实际上是源自(并且一起组成)输入电流的电流脉冲的四个时间交错流，每个流具有总采样率的四分之一的采样率。

图1中总结了用于产生这样的正交信号的以前考虑过的方法A、B和C。

第一种方法A使用2F LC振荡器(例如，F＝32GHz，2F＝64GHz)来产生差分时钟信号。然后使用数字划分器产生所需的四个相位。与该方法相关的缺点包括划分器所需的功率以及难以实现所需的相位精度。

第二种方法B使用1F LC振荡器来产生差分时钟信号，然后使用多相滤波器(PPF)产生所需的四个相位。例如，在EP 2849338中考虑了用于这样的PPF电路中的缓冲器的设计。然而，PPF电路相对复杂，并且在相位精度上存在困难。功率消耗也是一个问题。

第三种方法C使用耦接的I/Q振荡器。然而，关于如何耦接这样的振荡器和如何控制相位偏移存在困难。还存在与提供这样的电路相关联的功率代价。

发明内容

期望提供一种时钟信号产生电路，特别是用于产生正交时钟信号的时钟信号产生电路。期望提供避免上述缺点中的一个或多个的这样的时钟信号产生电路。

根据本发明的第一方面的实施方式，提供一种旋转行波振荡器(RTWO)电路，其包括：成对的信号线路，所述成对的信号线路被连接在一起以形成闭合环路，并且被布置成使得它们限定至少一个过渡部分或布置，其中成对的信号线路的第一部分中的两条线路从该对信号线路的第二部分中的两条线路的一个横向侧跨到该对信号线路的第二部分中的两条线路的另一横向侧。

成对的信号线路可以被认为总体上遵循以下路径：所述路径在过渡部分处跨过其本身，以便该对信号线路的第一部分中的两条线路从该对信号线路的第二部分中的两条线路的一个横向侧过渡到该对信号线路的第二部分中的两条线路的另一横向侧。闭合环路的这种布置使得能够从该布置的同一侧取得正交信号，例如四个正交信号，以便每个正交信号可以在接近取得其他正交信号的点的点处取得。

当与没有这种过渡部分的RTWO相比时，本发明的实施方式被布置成使得路径的相对两侧上的两个点在过渡部分处相遇(没有互连)。也就是说，过渡部分的第一部分和第二部分在没有过渡部分的情况下将处于路径的相对两侧。