[发明专利]基于FPGA的多层协议数据包封装装置及方法

说明书

本发明提出了一种基于FPGA的多层协议数据包封装装置及方法，用于解决现有采用处理器或嵌入式微处理器在封装高速多层协议数据包时存在的缓存需求量大和处理能力低的技术问题；封装装置包括缓存模块、校验模块和数据包封装模块，且该三个模块的逻辑功能通过FPGA实现；封装方法为：将用户数据输入到缓存模块中并缓存；将用户数据输入到校验模块进行校验计算，得到用户数据校验和；用户选用需要工作的封装状态机，所选封装状态机间进行两次信息交互；各工作的封装状态机间依次传递封装完成信号并进入各自的初始等待状态。本发明的缓存需求量小，对高速多层协议数据包的处理能力强。

技术领域

本发明属于大规模集成电路设计以及数据通信技术领域，特别涉及一种基于FPGA的多层协议数据包封装装置及方法，可应用于多种复杂协议栈数据处理。

背景技术

伴随着雷达、遥感、通信等领域的高速发展，对多种信号采集设备、信号处理设备以及显示设备的需求越来越大，不同设备之间的通信更是必不可少，多层次的网络通信协议被广泛应用于实现各设备之间的信息交互，如TCP/IP协议(Transmission ControlProtocol/Internet Protocol，传输控制协议)。通常来讲，实现对多层协议数据包的处理主要有软件实现和硬件实现两种方式。

软件实现方式通常是采用处理器或者嵌入式微处理器，通过操作系统中的应用程序实现对多层协议数据包的处理。这种方式的优点在于实现简单、具有很高的灵活性并且技术成熟，但也存在不可忽视的缺陷。随着光纤技术在通信和数据传输领域的发展，网络带宽的增长速度远远超过处理器性能提升的速度，当网络速度达到吉比特时，处理器越来越繁忙。按照CPU(Central Processing Unit，中央处理器)对网络数据流处理比率分析，大概CPU每处理1比特网络数据，需要消耗1Hz主频的处理器全负荷运行，其中大部分处理负荷来自对多层协议数据包的处理，例如对协议数据包的校验、封装等操作。同时，该方式在对协议数据包进行校验、封装时需要申请大量缓存，而对大量缓存的多次读写操作也为CPU增加了负担。因此软件处理多层协议数据包的方式也越来越成为高性能网络通信发展的瓶颈。

硬件方式主要通过FPGA(Field-Programmable Gate Array，现场可编程门阵列)使用纯逻辑处理方式来实现协议栈处理。虽然在国内外科研资料中未查阅到有关硬件方式实现对多层协议数据包进行高速处理的具体技术细节，但FPGA芯片具有的密度高、速度快、功率小、并行运算等特点和FPGA自顶向下的模块化设计思想为硬件方式实现对多层协议数据包的高速处理提供可能性。

发明内容

本发明的目的在于克服上述现有技术存在的缺陷，提出了一种基于FPGA的多层协议数据包封装装置及方法，用于解决现有采用处理器或嵌入式微处理器在封装高速多层协议数据包时存在的缓存需求量大和处理能力低的技术问题。

为了实现上述目的，本发明采取的技术方案为：

一种基于FPGA的多层协议数据包封装装置，包括缓存模块、校验模块和数据包封装模块，该三个模块的逻辑功能是通过FPGA实现的，其中：

缓存模块，用于接收并缓存外部输入的用户数据；

校验模块，用于接收外部输入的用户数据，并对该数据进行校验计算，得到用户数据校验和；

数据包封装模块，包括用户层协议封装层、多层中间层协议封装层和最底层协议封装层，且用户层协议封装层嵌套在多层中间层协议封装层中，多层中间层协议封装层嵌套在最底层协议封装层中，形成嵌套架构，其中：

用户层协议封装层，用于对本层待封装的协议数据包首部进行校验并对缓存模块输出的用户数据和校验模块输出的用户数据校验和进行封装，得到用户层协议数据包；

多层中间层协议封装层，包括多个相互嵌套且结构相同、代表不同协议的封装层，用于对封装后的用户层协议数据包进行多层协议的校验和封装，得到中间层协议数据包；