[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

权利要求书

1.一种移位寄存器单元，包括输入模块、以及与所述输入模块耦接的多个输出模块；

其中，所述输入模块与输入信号端耦接，并且被配置为在所述输入信号端处的电压的控制下，使得所述多个输出模块工作；

每个输出模块与相应的时钟信号端、输出信号端耦接，并且被配置为工作以将所述时钟信号端耦接到输出信号端，以在输出信号端输出驱动信号；

其中，所述多个输出模块至少包括：第一输出模块、第二输出模块；并且

所述移位寄存器单元至少还包括：复位模块、下拉控制模块、第一下拉模块、第二下拉模块；

其中，所述输入模块与输入信号端、第一电压端、第一上拉点以及第二上拉点耦接，并且被配置为在输入信号端处的电压的控制下，将所述第一电压端耦接到所述第一上拉点、所述第二上拉点；

所述第一输出模块与第一时钟信号端、第一输出信号端耦接，并且被配置为在所述第一上拉点处的电压的控制下，将所述第一时钟信号端耦接到所述第一输出信号端；

所述第二输出模块与第二时钟信号端、第二输出信号端耦接，并且被配置为在所述第二上拉点处的电压的控制下，将所述第二时钟信号端耦接到所述第二输出信号端；

所述复位模块与复位信号端、第二电压端、以及所述输入模块耦接，并且被配置为在复位信号端处的电压的控制下，将所述输入模块耦接到第二电压端；

所述下拉控制模块与第三电压端、第三时钟信号端、所述第一上拉点、所述第二上拉点、以及下拉点耦接，并且被配置为在所述第三时钟信号端、所述第一上拉点、以及所述第二上拉点处的电压的控制下，选择性地将所述下拉点耦接到所述第三电压端和所述第三时钟信号端中的一个；

所述第一下拉模块与所述下拉点、所述第三电压端、所述第一上拉点、以及所述第一输出信号端耦接，并且被配置为在所述下拉点处的电压的控制下，将所述第一上拉点、所述第一输出信号端耦接到所述第三电压端；

所述第二下拉模块与所述下拉点、所述第三电压端、所述第二上拉点、以及所述第二输出信号耦接，并且被配置为在所述下拉点处的电压的控制下，将所述第二上拉点、所述第二输出信号端耦接到所述第三电压端；

其中，所述移位寄存器单元还包括：上拉点隔离模块；

所述上拉点隔离模块与所述输入模块、所述第一上拉点、以及所述第二上拉点耦接，并且被配置为使得所述输入模块至所述第一上拉点、以及所述输入模块至所述第二上拉点为单向导通；

所述上拉点隔离模块包括：第一晶体管、以及第二晶体管；

所述第一晶体管的控制极以及第一极与所述输入模块耦接，第二极与所述第一上拉点耦接；

所述第二晶体管的控制极以及第一极与所述输入模块耦接，第二极与所述第二上拉点耦接；

其中，所述下拉控制模块还与所述第一输出信号端、以及所述第二输出信号端耦接，并且被配置为在所述第三时钟信号端、所述第一上拉点、所述第二上拉点、所述第一输出信号端、以及所述第二输出信号端处的电压的控制下，选择性地将所述下拉点耦接到所述第三电压端和所述第三时钟信号端中的一个；

其中，所述下拉控制模块包括：第三晶体管、第四晶体管、第五晶体管、第六晶体管以及第七晶体管；

所述第三晶体管的控制极以及第一极与所述第三时钟信号端耦接，第二极与所述下拉点耦接；

所述第四晶体管的控制极与所述第一上拉点耦接，第一极与所述下拉点耦接，第二极与所述第三电压端耦接；

所述第五晶体管的控制极与所述第一输出信号端耦接，第一极与所述下拉点耦接，第二极与所述第三电压端耦接；

所述第六晶体管的控制极与所述第二上拉点耦接，第一极与所述下拉点耦接，第二极与所述第三电压端耦接；

所述第七晶体管的控制极与所述第二输出信号端耦接，第一极与所述下拉点耦接，第二极与所述第三电压端耦接。

2.根据权利要求1所述的移位寄存器单元，其中，所述输入模块包括第八晶体管；所述第八晶体管的控制极与所述输入信号端耦接，第一极与所述第一电压端耦接，第二极与所述第一上拉点以及第二上拉点耦接。

3.根据权利要求1所述的移位寄存器单元，其中，所述复位模块包括第九晶体管；所述第九晶体管的控制极与所述复位信号端耦接，第一极与所述输入模块耦接，第二极与所述第二电压端耦接。