[发明专利]半导体装置和制造半导体装置的方法

说明书

技术领域

本发明涉及一种半导体装置和一种制造半导体装置的方法。

背景技术

在集成电路封装技术的一方面中，可形成且最初可以是隔离的个别半导体裸片。这些半导体裸片接着可接合到一起，且所得裸片堆叠体可使用在裸片堆叠体的底部裸片上的连接件连接到其他封装件组件，例如封装件衬底(例如，插置件、印刷电路板和类似物)。

所得封装件被称作三维集成电路(3DIC)。裸片堆叠体的顶部裸片可通过在裸片堆叠体的底部裸片中的互连结构电连接到其它封装件组件(例如，贯穿衬底通路(TSV))。然而，现有3DIC封装件可包含许多限制。举例来说，接合的裸片堆叠体与其它封装件组件可产生大的形状因子且可能需要复杂散热特征件。而且，底部裸片的现有互连结构(例如，TSV)可能在制造上昂贵且产生长的传导路径(例如，信号/电源路径)到裸片堆叠体的顶部裸片。

发明内容

优先权请求和交叉参考案

本申请案请求于2016年3月9日申请的美国临时申请案第62/305,950号的权益，所述申请案以全文参考的方式并入。

本发明的一些实施例提供一种半导体装置，其包含：第一裸片，其包含信号垫区和电源垫区；重布线层(RDL)，其在所述第一裸片上方；多个第一连接件，其在所述RDL上方且在与所述第一裸片相对的所述RDL的一侧；多个第二连接件，其在所述RDL上方且在与所述第一裸片相对的所述侧；第二裸片，其包含信号垫区和电源垫区；其中所述第二裸片与所述第一裸片面对面且通过所述第一连接件和所述RDL电连接到所述第一裸片，其中所述第二裸片的中心相对于所述第一裸片的中心侧向偏移，以便将所述第一裸片的所述信号垫区对应于所述第二裸片的所述信号垫区；以及封装件衬底，通过所述第二连接件和所述RDL接合到所述第一裸片。

本发明的一些实施例提供一种半导体装置，其包含：第一裸片；重布线层(RDL)，其在所述第一裸片上方；多个第一连接件，其在所述RDL上方且在与所述第一裸片相对的所述RDL的一侧；多个第二连接件，其在所述RDL上方且在与所述第一裸片相对的所述侧；第二裸片，其包含信号垫区和电源垫区；其中所述第二裸片与所述第一裸片面对面且通过所述第一连接件和所述RDL电连接到所述第一裸片，其中所述第二裸片的中心相对于所述第一裸片的中心侧向偏移；以及封装件衬底，其通过所述第二连接件和所述RDL接合到所述第一裸片，其中所述封装件衬底包含凹槽，收纳所述第二裸片；其中至少部分的所述第二连接件侧向延伸超过所述第一裸片的边缘。

本发明的一些实施例提供一种用于制造半导体装置的方法，其包含：提供第一裸片，所述第一裸片包含信号垫区和电源垫区；在所述第一裸片上方形成重布线层(RDL)；在所述RDL上方且在与所述第一裸片相对的一侧形成多个第一连接件；在所述RDL上方且在与所述第一裸片相对的所述侧形成多个第二连接件；通过所述第一连接件面对面地接合第二裸片到所述第一裸片，其中所述第二裸片的中心相对于所述第一裸片的中心侧向偏移；以及通过所述第二连接件将所述封装件衬底接合到所述第一裸片。

附图说明

将在与随附图式一起阅读下列详细说明下最佳地理解本发明的方面。请注意，根据业界标准作法，各种特征未依比例绘制。事实上，为了使讨论内容清楚，各种特征的尺寸可任意放大或缩小。

图1A到1S是根据本发明的例示性实施例的绘示制造半导体封装件的各种中间阶段的剖面图；

图2是根据本发明的另一实施例的绘示半导体封装件的剖面图；

图3是根据本发明的又一实施例的绘示半导体封装件的剖面图；且

图4是根据本发明的又再一实施例的绘示半导体封装件的剖面图。

具体实施方式

下列揭露提供许多用于实施所提供目标的不同特征的不同实施例或实例。为了简化本发明，在下文中描述组件和配置的具体实例。当然，这些仅为实例而非既定为限制性的。举例来说，在以下说明中，第一特征形成在第二特征上方或上可包含第一特征与第二特征经形成为直接接触的实施例，且也可包含额外特征可形成在第一特征与第二特征之间而使得第一特征第二特征不可直接接触的实施例。此外，本发明可在各种实例中重复参考编号和/或字母。此重复为了简单与清楚的目的，且其本身并不决定所讨论各种实施例与/或构形之间的关系。