[发明专利]一种脉搏信号处理芯片的前置放大电路

权利要求书

1.一种脉搏信号处理芯片的前置放大电路，其特征在于包括第一差分放大器A1，第二差分放大器A2，第三差分放大器A3，第一电阻R1，第二电阻R2，第三电阻R3，第四电阻R4，第五电阻R5，第六电阻R6，以及可变电阻Rw，其中三个放大器的电源端都连接VDD和GND，第一差分放大器A1的输入端正极连接输入级VP，负极连接第一电阻R1和可变电阻Rw的连接端，第一差分放大器A1的输出端连接第一电阻R1和第三电阻R3的连接端；第二差分放大器A2的输入端正极连接输入级VN，负极连接可变电阻Rw的另一连接端，第二差分放大器A2的输出端连接第二电阻R2和第四电阻R4的连接端；第三差分放大器A3的输入端正极连接第三电阻R3和第五电阻R5的连接端，第五电阻R5另一端连接第三差分放大器A3的输出端，第三差分放大器A3的输入端负极连接第四电阻R4和第六电阻R6的连接端，第六电阻R6另一端连接GND；其中，VDD表示模拟电源，为整体电路提供电源，GND为模拟接地，为整体电路提供标准地，VP为输入信号的正极端，VN为输入信号的负极端，Vout为输出信号端。

2.如权利要求1所述的脉搏信号处理芯片的前置放大电路，其特征在于具有两个结构相同的差分放大器A1和A2，其结构包括六个PMOS管M1，M2，M5，M7，M8，M9和八个NMOS管M3，M4，M6，M10，M11，M12，M13，M14，其中两个NMOS管M3和M4的源极分别连接到GND，其栅极互相连接并连接到NMOS管M3的漏极，其漏极分别连接PMOS管M1和M2的漏极，NMOS管M4的漏极连接NMOS管M14的源极和NMOS管M6的栅极，PMOS管M1和M2的栅极分别连接输入端VP和VN，其源极互相连接并连接到PMOS管M5的漏极，M5的源极连接VDD，栅极连接PMOS管M7，M8和M9的栅极，并与PMOS管M8的漏极连接，PMOS管M8和M9的源极分别连接到VDD，其漏极分别连接NMOS管M10和M11的漏极，M10和M11的栅极互相连接并连接到NMOS管M11的漏极，且M11的漏极与NMOS管M14的栅极连接，其源极分别连接NMOS管M12和M13的漏极，M12和M13的栅极互相连接并连接到NMOS管M13的漏极，M13的源极连接到GND，M12的源极连接电阻R的一端，R的另一端与GND连接，PMOS管M7的源极与VCC连接，漏极与电容Cc的一端连接，输出端Vout和NMOS管M6的漏极连接，电容Cc的另一端连接NMOS管M14的漏极，NMOS管M6的源极连接到GND。

3.如权利要求1所述的脉搏信号处理芯片的前置放大电路，其特征在于具有一个高增益的双端输入单端输出的放大器A3，其结构包括十个PMOS管P1，P2，P3，P4，P5，P6，P7，P8，P9，P10和六个NMOS管N1，N2，N3，N4，N5，N6，其中两个NMOS管N1和N2的源极分别连接到GND，其栅极互相连接且连接到NMOS管N1的漏极，再连接到PMOS管P3的漏极，NMOS管N2的漏极连接到输出端Vout，再连接到PMOS管P4的漏极，PMOS管P3和P4的栅极互相连接且连接到PMOS管P4的漏极和PMOS管P7和P8的栅极，PMOS管P3和P4的源极互相连接且连接到PMOS管P5的漏极和PMOS管P7的源极，PMOS管P3和P4的栅极分别连接输入端VP和VN，PMOS管P5，P6，P9和P10的源极分别连接VDD，且PMOS管P5，P6，P9和P10的栅极互相连接且连接PMOS管P9的漏极，PMOS管P6的漏极连接NMOS管N4的漏极，NMOS管N3和N4的栅极互相连接且连接到NMOS管N4的漏极，NMOS管N3和N4的源极分别连接GND，NMOS管N3的漏极连接PMOS管P8的漏极，PMOS管P8的源极连接PMOS管P7的漏极，PMOS管P9和P10的漏极分别连接NMOS管N5和N6的漏极，NMOS管N5和N6的栅极相互连接且连接到NMOS管N6的漏极，NMOS管N5和N6的源极分别连接电阻R的一端和GND，电阻R的另一端连接GND。