[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：

输入模块、输出模块、下拉控制模块和下拉模块；

所述输入模块分别与输入信号端、复位信号端、第一控制信号端、第二控制信号端和上拉节点连接，用于在来自所述输入信号端的输入信号、来自所述复位信号端的复位信号、来自所述第一控制信号端的第一控制信号以及来自所述第二控制信号端的第二控制信号的控制下，控制所述上拉节点的电位，所述第一控制信号端和所述第二控制信号端为正反扫描控制信号端；

所述输出模块分别与第一时钟信号端、所述上拉节点和输出端连接，用于在所述上拉节点的控制下，向所述输出端输出来自所述第一时钟信号端的第一时钟信号；

所述下拉控制模块分别与第一电源信号端、第二电源信号端、所述上拉节点和下拉节点连接，用于在来自所述第一电源信号端的第一电源信号的控制下，向所述下拉节点输出所述第一电源信号，以及在所述上拉节点的控制下，向所述下拉节点输出来自所述第二电源信号端的第二电源信号，其中所述第一电源信号为第一电位，所述第二电源信号为第二电位；

所述下拉模块分别与所述下拉节点、所述第二电源信号端、所述上拉节点和所述输出端连接，用于在所述下拉节点的控制下，分别向所述上拉节点和所述输出端输出所述第二电源信号；

其中，所述输出模块，包括：第十三晶体管、第十四晶体管、第二电容器和第三电容器；

所述第十三晶体管的栅极与所述上拉节点连接，第一极与所述第一时钟信号端连接，第二极与所述第十四晶体管的第一极连接；所述第十四晶体管的栅极与所述上拉节点连接，第二极与所述输出端连接；所述第二电容器的一端与所述上拉节点连接，另一端与所述输出端连接；所述第三电容器的一端与所述第二电源信号端连接，另一端与所述上拉节点连接；

所述移位寄存器单元，还包括：预复位模块；

所述预复位模块分别与预复位信号端、所述第二电源信号端、所述上拉节点和所述下拉节点连接，用于在来自所述预复位信号端的预复位信号的控制下，向所述上拉节点输出所述第二电源信号，并向所述下拉节点输出所述预复位信号，以实现对所述上拉节点和所述输出端的降噪和复位；

所述预复位模块，包括：第七晶体管和第八晶体管；

所述第七晶体管的栅极与所述预复位信号端连接，第一极与所述第二电源信号端连接，第二极与所述上拉节点连接；

所述第八晶体管的栅极和第一极与所述预复位信号端连接，第二极与所述下拉节点连接；

其中，所述预复位信号端与上一级移位寄存器单元的输入信号端连接，所述预复位信号为所述上一级移位寄存器单元的输入信号端输出的输入信号。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制模块，包括：第一晶体管、第二晶体管和第三晶体管；

所述第一晶体管的栅极和第一极与所述第一电源信号端连接，第二极与所述第二晶体管的第一极连接；

所述第二晶体管的栅极与所述第一电源信号端连接，第二极与所述下拉节点连接；

所述第三晶体管的栅极与所述上拉节点连接，第一极与所述第二电源信号端连接，第二极与所述下拉节点连接。

3.根据权利要求2所述的移位寄存器单元，其特征在于，所述下拉控制模块还与第二时钟信号端和所述输出端连接，所述下拉控制模块，还包括：第四晶体管、第五晶体管、第六晶体管和第一电容器；

所述第四晶体管的栅极和第一极与所述第二时钟信号端连接，第二极与所述下拉节点连接；

所述第五晶体管的栅极与所述输出端连接，第一极与所述第二电源信号端连接，第二极与所述下拉节点连接；

所述第六晶体管的栅极与所述上拉节点连接，第一极与所述第二电源信号端连接，第二极与所述下拉节点连接；

所述第一电容器的一端与所述第二电源信号端连接，另一端与所述下拉节点连接。

4.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块，包括：第九晶体管和第十晶体管；

所述第九晶体管的栅极与所述输入信号端连接，第一极与所述第一控制信号端连接，第二极与所述上拉节点连接；

所述第十晶体管的栅极与所述复位信号端连接，第一极与所述第二控制信号端连接，第二极与所述上拉节点连接。