[发明专利]一种基于AXI协议的高性能DDR控制器及数据传输方法

说明书

本发明公开了一种基于AXI协议的高性能DDR控制器及数据传输方法，包括其数据输入端连接AXI总线，数据输出端则连接DDR存储器，其结构包括AXI接口模块、寄存器配置模块、数据缓存模块、控制模块、时序模块、数据传输模块。该一种基于AXI协议的高性能DDR控制器及数据传输方法与现有技术相比，完成高效访存的工作，提高了整体系统的性能，同时可以更好的满足项目需求，降低项目预算，本发明的方法则对DDR控制器内部逻辑和结构进行了良好的改进，有效提高数据传输效率，实用性强，易于实现，易于推广。

技术领域

本发明涉及计算机应用技术领域，具体地说是一种实用性强、基于AXI协议的高性能DDR控制器及数据传输方法。

背景技术

随着电路设计、生产工艺等方面的进步，CPU处理能力不断高速提升，而处理器与DRAM工作频率的差异变大会大大降低整个系统的性能，提高总线的带宽和各设备的工作效率成为提高系统性能的关键。由于AXI总线本身的高性能以及ARM微处理器的广泛应用，使得AXI成为SOC设计中应用广泛的总线标准。在SOC设计中，由于比普通计算机体系结构使用更少容量的缓存和更简化的存储体系，访存性能对整个系统的影响更为巨大，在存储器物理参数确定的情况下，存储接口的设计将直接影响存储部分的性能，从而影响整个系统的性能。

为此，提出一种基于AXI协议的高性能DDR控制器及数据传输方法，其主要目的是设计出与AXI协议兼容的DDR控制器，用于连接AXI总线和存储器，完成高效的访存，提升整体系统的性能。

发明内容

本发明的技术任务是针对以上不足之处，提供一种实用性强、基于AXI协议的高性能DDR控制器及数据传输方法。

一种基于AXI协议的高性能DDR控制器，其数据输入端连接AXI总线，数据输出端则连接DDR存储器，其结构包括AXI接口模块、寄存器配置模块、数据缓存模块、控制模块、时序模块、数据传输模块，其中，

AXI接口模块，与AXI总线通信连接，并生成数据传输的信号；

寄存器配置模块，包括一组寄存器，通过对寄存器值的配置完成对该DDR控制器内其它模块参数的设置；

数据缓存模块，连接AXI接口模块，并将从AXI接口模块传输来的数据信号缓存，等待数据传输的控制信号；

控制模块，生成数据传输的控制信号并发送给数据缓存模块；

时序模块，配合控制模块的控制信号，控制数据传输模块的工作状态；

数据传输模块，完成AXI总线与DDR存储器间的数据传输，即基于控制模块的控制信号，将数据缓存模块中缓存的数据传输到DDR控制器。

还包括状态模块、刷新模块，其中，

状态模块，记录当前DDR控制器所处的状态，通过监控时序模块的命令输出，记录当前AXI总线与存储器的状态，控制模块在进行控制信号生成时，从状态模块读取相关状态信息，作为参考依据；

刷新模块，该刷新模块包括一个带置数功能的计数器，当计数器倒计至0时就会发出刷新请求信号，此时计数器停止；等到刷新过程结束时，时序模块发出刷新请求的应答信号，刷新模块就会从寄存器配置模块中取值并重新开始倒计数。

所述AXI接口模块生成的数据传输信号包括数据传输的握手信号以及数据传输的响应信号，其中握手信号包括读地址通道握手信号、读数据通道握手信号、写地址通道握手信号、写数据通道握手信号、写响应通道握手信号；数据传输响应信号则基于AXI总线规定生成。

所述寄存器配置模块是存储控制器的寄存器接口，包含一组寄存器，通过经由AXI总线接口模块传输过来的总线数据完成对寄存器值的配置，各寄存器与DDR控制器内的其它模块相对应，将寄存器的值配置后完成对相应模块参数的设置。