[发明专利]i.MX6系列处理器上电顺序的控制方法及装置有效
申请号: | 201710147012.0 | 申请日: | 2017-03-13 |
公开(公告)号: | CN106990727B | 公开(公告)日: | 2023-06-13 |
发明(设计)人: | 张方恒;王志强;刘淑华 | 申请(专利权)人: | 和远智能科技股份有限公司 |
主分类号: | G05B19/042 | 分类号: | G05B19/042 |
代理公司: | 北京鸿元知识产权代理有限公司 11327 | 代理人: | 袁文婷;张宁 |
地址: | 250101 山东省济南市高*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | mx6 系列 处理器 顺序 控制 方法 装置 | ||
1.一种i.MX6系列处理器上电顺序的控制装置,其特征在于,包括电源管理芯片、5V转3.3V电源芯片和24V转5V电源芯片;其中,
所述电源管理芯片的SW1A/B引脚与i.MX6系列处理器的VDDARM引脚连接;
所述电源管理芯片的SW1C引脚与所述i.MX6系列处理器的VDDSOC引脚连接;
所述电源管理芯片的SW2引脚与所述i.MX6系列处理器的VDDHIGH引脚连接;
所述电源管理芯片的SW3A/B引脚与所述i.MX6系列处理器的VDDDRAM引脚连接;
所述电源管理芯片的VREFDDR引脚与所述i.MX6系列处理器的DRAM_VREF引脚连接;
所述电源管理芯片的VGEN1引脚与所述i.MX6系列处理器的NVCC_RGMII引脚连接;
所述电源管理芯片的VSNVS引脚与所述i.MX6系列处理器的VDD_SNVS引脚连接;
所述电源管理芯片的I2C引脚与所述i.MX6系列处理器的I2C引脚连接;
所述电源管理芯片的VGEN6引脚与所述5V转3.3V电源芯片的EN引脚连接;
所述5V转3.3V电源芯片的OUT引脚分别与所述i.MX6系列处理器的NVCC_CSI引脚、NVCC_EIM引脚、NVCC_ENET引脚、NVCC_GPIO引脚、NVCC_LCD引脚、NVCC_NANDF引脚、NVCC_SD引脚、NVCC_JTAG引脚连接;
所述5V转3.3V电源芯片的PG引脚与所述24V转5V电源芯片的EN引脚连接;
所述24V转5V电源芯片的OUT引脚与所述i.MX6系列处理器的USB_VBUS引脚连接。
2.一种i.MX6系列处理器上电顺序的控制方法,其特征在于,包括:
步骤1:通过电源管理芯片的VSNVS引脚向i.MX6系列处理器的VDD_SNVS引脚输出3V电压;
步骤2:通过所述电源管理芯片的SW1A/B引脚向所述i.MX6系列处理器的VDDARM引脚输出1.375V电压;同时,通过所述电源管理芯片的SW1C引脚向所述i.MX6系列处理器的VDDSOC引脚输出1.375V电压;
步骤3:通过所述电源管理芯片的SW2引脚向所述i.MX6系列处理器的VDDHIGH引脚输出3V电压;
步骤4:通过所述电源管理芯片的SW3A/B引脚向所述i.MX6系列处理器的VDDDRAM引脚输出1.5V电压;同时,通过所述电源管理芯片的VREFDDR引脚向所述i.MX6系列处理器的DRAM_VREF引脚输出0.75V电压;
步骤5:通过5V转3.3V电源芯片的OUT引脚同时向所述i.MX6系列处理器的NVCC_CSI引脚、NVCC_EIM引脚、NVCC_ENET引脚、NVCC_GPIO引脚、NVCC_LCD引脚、NVCC_NANDF引脚、NVCC_SD引脚、NVCC_JTAG引脚输出3.3V电压;
步骤6:通过24V转5V电源芯片的OUT引脚向所述i.MX6系列处理器的USB_VBUS引脚输出5V电压;
步骤7:在所述电源管理芯片、所述电源管理芯片与24V转5V电源芯片依次上电完成后,所述i.MX6系列处理器的I2C引脚与所述电源管理芯片的I2C引脚进行通讯,控制所述电源管理芯片的VGEN1引脚向所述i.MX6系列处理器的NVCC_RGMII引脚输出1.2V电压;以及,
步骤1与步骤2的间隔时间为3.8毫秒,步骤2与步骤3的间隔时间为1毫秒,步骤3与步骤4的间隔时间为1毫秒,步骤4与步骤5的时间间隔为1毫秒,步骤5与步骤6的时间间隔为1.2毫秒。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于和远智能科技股份有限公司,未经和远智能科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710147012.0/1.html,转载请声明来源钻瓜专利网。