[发明专利]一种基于并行快速FIR滤波器算法的卷积神经网络硬件加速器

权利要求书

1.一种基于并行快速FIR滤波器算法的卷积神经网络硬件加速器，包括：

多用处理器，用于接收输入像素神经元，完成位宽转换、卷积、加法树、线性修正、最大池化等操作，并把结果存入相应的存储单元，所述多用处理器包括用于完成一幅图像的二维卷积的卷积计算阵列，所述卷积计算阵列包括k×(k-1)个快速卷积单元，每个快速卷积单元由并行快速FIR算法导出，用于计算一幅输入图片或者特征图片某一行或某一列上的一维卷积，每个快速卷积单元同时处理并同时输出k个特征图片像素；在行列并行层面，每个卷积计算阵列同时处理2k-2行或列的像素数据同时输出k-1行或列的像素数据；在每一行或每一列的方向上，每个快速卷积单元同时处理k个像素数据，同时输出k个像素数据；所述多用处理器还包括用于将多个卷积计算阵列的结果相加的加法压缩器，其中，若所述加法压缩器相加的和是中间结果，那么便将中间结果直接存入附加存储器中，若所述加法压缩器相加的和是最终结果，那么便通过线性修正单元将最终结果加上偏置，同时进行线性修正，再将结果存入附加存储器；

像素存储器，用于存储部分输入图片及特征图片；

权值缓存，用于缓存部分卷积核的权值；

附加存储器，用于存储输入图片和特征图片卷积计算的中间结果；

片外动态存储器，用于存储全部的卷积核权值和要处理的整幅输入图片。

2.如权利要求1所述的基于并行快速FIR滤波器算法的卷积神经网络硬件加速器，包括：

位宽转换器，用于将存储数据的位宽和计算数据的位宽进行转换，为了减小需要保存数据的存储器资源，存储数据和计算数据被设置成了不同的位宽大小；

最大池化单元，用于完成最大池化操作。