[发明专利]低密度奇偶校验译码器以及对其进行省电的方法

权利要求书

1.一种对一低密度奇偶校验译码器进行省电的方法，所述低密度奇偶校验译码器所使用的低密度奇偶校验译码模式是使用一位翻转算法的一硬决策硬译码模式，所述方法的特征在于，包括：

在每一次译码迭代期间，决定出一征状权重，其中所述征状权重相关于陷阱集合，并且作为何时需要进行功率提升的指标；以及

使用在每一次译码迭代期间所决定出的所述征状权重来保持或增加当前的时钟频率，以设定用于进行低密度奇偶校验的一最佳时钟频率；

当判断出所决定出的多个征状权重开始重迭时，所述方法进一步进行以下操作：

于所述硬决策硬译码模式下再执行一次迭代；

通过调整时钟频率来对所述低密度奇偶校验译码器进行功率提升；以及

切换至一硬决策软译码模式。

2.如权利要求1所述的方法，其特征在于，在一初始迭代中，时钟频率是根据当前译码操作的上一次译码操作中的错误位的数量来设定。

3.如权利要求1所述的方法，其特征在于，还包括：

在下一次译码操作中，使用最后使用的时钟频率来作为一初始时钟频率。

4.如权利要求1所述的方法，其特征在于，所述征状权重是所述陷阱集合中的非零组件或不符合的检查节点的数量，其中，所述征状权重随着错误位数量的增加而增加，而所述位翻转算法的位翻转引擎的流量随着错误位数量的增加而下降。

5.一种低密度奇偶校验译码器，使用一位翻转算法的一硬决策硬译码模式来作为低密度奇偶校验译码模式，其特征在于，包括：

一校验征状权重电路，用于在每一次译码迭代期间，决定出一征状权重，其中所述征状权重相关于陷阱集合，并且作为何时需要进行功率提升的指标；

一处理器，耦接于所述校验征状权重电路，所述处理器用于控制所述低密度奇偶校验译码器的操作；以及

一振荡器，耦接于所述处理器，所述振荡器用于提供一时钟至所述低密度奇偶校验译码器，其中每一次译码迭代期间所决定出的所述征状权重被使用来保持或增加当前的时钟频率，以设定用于进行低密度奇偶校验的一最佳时钟频率；

其中当所述校验征状权重电路判断所决定出的多个征状权重开始重迭时，所述处理器指示所述低密度奇偶校验译码器于所述硬决策硬译码模式下执行下一次迭代，控制所述振荡器来增加所述时钟的频率，以及指示所述低密度奇偶校验译码器切换至一硬决策软译码模式。

6.如权利要求5所述的低密度奇偶校验译码器，其特征在于，在一初始迭代中，所述处理器根据当前译码操作的上一次译码操作中的错误位的数量来设定所述时钟的频率。

7.如权利要求5所述的低密度奇偶校验译码器，其特征在于，最后使用的时钟频率是被使用为下一次译码操作中的一初始时钟频率。

8.如权利要求5所述的低密度奇偶校验译码器，其特征在于，所述征状权重是所述陷阱集合中的非零组件或不符合的检查节点的数量，其中，所述征状权重随着错误位数量的增加而增加，而所述位翻转算法的位翻转引擎的流量随着错误位数量的增加而下降。

9.一种对一低密度奇偶校验译码器进行省电的方法，其特征在于，包括：

在每一次译码迭代期间，决定出一征状权重；以及

使用在每一次译码迭代期间所决定出的所述征状权重来设定用于进行低密度奇偶校验的一最佳时钟频率；

其中：

所述征状权重用以决定出一特定时间点来提升时钟频率以产生所述最佳时钟频率，以及所述最佳频率是用以调整功率损耗与流量之间的折衷效应；以及

在一初始迭代中，时钟频率是根据当前译码操作的上一次译码操作中的错误位来设定。

10.一种对一低密度奇偶校验译码器进行省电的方法，其特征在于，包括：

在每一次译码迭代期间，决定出一征状权重；

使用在每一次译码迭代期间所决定出的所述征状权重来设定用于进行低密度奇偶校验的一最佳时钟频率；以及

在下一次译码操作中，使用最后使用的时钟频率来作为一初始时钟频率；

其中所述征状权重用以决定出一特定的时间点来提升时钟频率以产生所述最佳时钟频率，以及所述征状权重用以调整功率损耗与流量之间的折衷效应。