[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构及其形成方法，所述半导体结构的形成方法包括：提供基底；在所述基底上形成栅极结构；在所述栅极结构两侧的基底中形成轻掺杂区；形成轻掺杂区之后，在位于所述栅极结构两侧的基底中形成源漏重掺杂区，所述源漏重掺杂区的掺杂离子浓度大于所述轻掺杂区的掺杂离子浓度；形成所述源漏重掺杂区之后，在部分所述轻掺杂区中形成反型掺杂区，且所述反型掺杂区位于所述源漏重掺杂区与剩余轻掺杂区之间，所述反型掺杂区的掺杂离子类型与所述源漏重掺杂区的掺杂离子类型不同。本发明形成的半导体结构的可靠性得到提高。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着半导体技术的飞速发展，半导体结构的特征尺寸不断缩小，使得集成电路的集成度越来越高，这对器件的性能也提出了更高的要求。

目前，随着金属-氧化物半导体场效应晶体管(MOSFET)的尺寸不断变小。为了适应工艺节点的减小，只能不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度、增加MOSFET场效应管的开关速度等好处。

然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阀值漏电现象，即短沟道效应(SCE：short-channel effects)成为一个至关重要的技术问题。

因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET具有很好的沟道控制能力。

然而，现有技术形成的半导体结构的可靠性有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的可靠性。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成栅极结构；在所述栅极结构两侧的基底中形成轻掺杂区；形成轻掺杂区之后，在位于所述栅极结构两侧的基底中形成源漏重掺杂区，所述源漏重掺杂区的掺杂离子浓度大于所述轻掺杂区的掺杂离子浓度；形成所述源漏重掺杂区之后，在部分所述轻掺杂区中形成反型掺杂区，且所述反型掺杂区位于所述源漏重掺杂区与剩余轻掺杂区之间，所述反型掺杂区的掺杂离子类型与所述源漏重掺杂区的掺杂离子类型不同。

可选的，所述源漏重掺杂区的掺杂离子类型为P型时，所述反型掺杂区的掺杂离子类型为N型；或者，所述源漏重掺杂区的掺杂离子类型为N型时，所述反型掺杂区的掺杂离子类型为P型。

可选的，在所述栅极结构两侧的基底中形成轻掺杂区的步骤包括：对位于所述栅极结构两侧的基底进行轻掺杂离子注入，形成所述轻掺杂区。

可选的，对位于所述栅极结构两侧的基底进行轻掺杂离子注入的步骤中，离子注入方向与基底顶部表面法线的夹角为15度至30度。

可选的，在部分所述轻掺杂区中形成反型掺杂区的步骤包括：对轻掺杂区的部分基底进行反型离子注入，形成所述反型掺杂区。

可选的，对轻掺杂区的部分基底进行反型离子注入的步骤中，离子注入方向与基底顶部表面法线的夹角为5度至20度。

可选的，所述反型掺杂区的底部与所述轻掺杂区的底部齐平；或者，所述反型掺杂区的底部低于所述轻掺杂区的底部。

可选的，所述反型掺杂区的掺杂离子为P型离子；对轻掺杂区的部分基底进行反型离子注入的步骤中，所述反型离子注入的工艺参数包括：所述反型离子注入的离子为B离子时，所述B离子的注入剂量为1.0E13atom/cm²至1.0E15atom/cm²，注入能量为0.5kev至5kev。