[发明专利]一种半导体器件的制造方法有效
申请号: | 201710161581.0 | 申请日: | 2017-03-17 |
公开(公告)号: | CN108630521B | 公开(公告)日: | 2020-11-03 |
发明(设计)人: | 刘佳 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L21/336 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 董巍;高伟 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 半导体器件 制造 方法 | ||
1.一种半导体器件的制造方法,其特征在于,所述方法包括:
提供半导体衬底,所述半导体衬底包括NMOS区域,所述NMOS区域的所述半导体衬底上形成有由自下而上层叠的栅极介电层和伪栅电极层构成的伪栅极结构,所述伪栅极结构形成于介质层中;
形成覆盖所述伪栅极结构及所述介质层的金属硬掩膜层;
去除位于所述NMOS区域的所述金属硬掩膜层;
形成覆盖所述金属硬掩膜层的覆盖层;
对所述NMOS区域的伪栅极结构执行离子注入,以抑制所述半导体器件的热载流子注入效应;
去除所述覆盖层。
2.根据权利要求1所述的制造方法,其特征在于,所注入的离子为氟离子。
3.根据权利要求1所述的制造方法,其特征在于,在去除位于所述NMOS区域的所述金属硬掩膜层之后,形成所述覆盖层之前,还包括去除预定深度的所述伪栅电极层的步骤。
4.根据权利要求1所述的制造方法,其特征在于,所述覆盖层的材料为SiO2。
5.根据权利要求1所述的制造方法,其特征在于,所述栅极介电层与所述半导体衬底之间还形成有界面层,其中,在所述离子注入步骤中将离子注入至所述栅极介电层与所述界面层的界面处。
6.根据权利要求1所述的制造方法,其特征在于,所述半导体衬底还包括PMOS区域,所述PMOS区域的半导体衬底上形成有伪栅极结构,所述伪栅极结构形成于所述介质层中。
7.根据权利要求6所述的制造方法,其特征在于,所述PMOS区域的伪栅极结构两侧形成有嵌入式锗硅结构。
8.根据权利要求6所述的制造方法,其特征在于,所述金属硬掩膜层还覆盖所述PMOS区域的伪栅极结构。
9.根据权利要求8所述的制造方法,其特征在于,去除位于所述NMOS区域的金属硬掩膜层的步骤包括:
在所述金属硬掩膜层上形成光刻胶层;
图案化所述光刻胶层,使其窗口暴露所述NMOS区域;
执行刻蚀,以去除所述NMOS区域的金属硬掩膜层。
10.根据权利要求1所述的制造方法,其特征在于,所述栅极介电层为高k介电层,所述伪栅极结构两侧还形成有侧壁结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710161581.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:介质层和后栅极工艺器件的制备方法
- 下一篇:芯片表面的清洗方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造