[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

半导体基板，其包括在所述半导体基板的上部分中的第一源极/漏极区；

金属硅化物层，其覆盖所述第一源极/漏极区的顶表面；

层间电介质层，其覆盖所述金属硅化物层的顶表面；

半导体柱，其穿透所述金属硅化物层和所述层间电介质层，并连接到所述半导体基板的所述上部分中的所述第一源极/漏极区，所述半导体柱包括在所述半导体柱的上部分中的第二源极/漏极区和在所述半导体柱的下部分中的子杂质区；

在所述层间电介质层上的栅电极，所述栅电极在平面图中围绕所述半导体柱；以及

连接到所述金属硅化物层的接触，

其中所述半导体柱包括位于延伸通过所述金属硅化物层并延伸到所述第一源极/漏极区中的凹陷中的底表面，使得所述半导体柱的所述底表面低于所述第一源极/漏极区的所述顶表面，

其中扩散阻挡图案围绕所述半导体柱的下侧壁，所述扩散阻挡图案插置在所述半导体柱和所述金属硅化物层之间并在所述半导体柱和所述层间电介质层之间延伸，所述扩散阻挡图案和所述子杂质区覆盖所述凹陷的底表面，

其中所述子杂质区包括比所述金属硅化物层的顶表面更高的顶表面，

其中所述子杂质区和所述第一源极/漏极区中的每个包括第一导电类型杂质，以及

其中所述第一导电类型杂质的浓度在所述子杂质区中比在所述第一源极/漏极区中小。

2.根据权利要求1所述的半导体器件，其中所述半导体柱和所述金属硅化物层彼此水平地间隔开，并且所述扩散阻挡图案插置在其之间。

3.根据权利要求1所述的半导体器件，其中所述扩散阻挡图案包括比所述金属硅化物层的底表面更低的底表面。

4.根据权利要求1所述的半导体器件，其中所述第二源极/漏极区的侧表面与所述半导体柱的侧表面对准。

5.根据权利要求1所述的半导体器件，其中所述栅电极在平面图中交叠所述金属硅化物层。

6.根据权利要求5所述的半导体器件，其中所述金属硅化物层在平面图中具有比所述栅电极的面积更大的面积。

7.根据权利要求1所述的半导体器件，还包括器件隔离层，所述器件隔离层提供在所述半导体基板上并且限定所述半导体基板的有源区，

其中所述第一源极/漏极区在所述有源区中，以及

其中所述金属硅化物层覆盖所述有源区的顶表面。

8.根据权利要求1所述的半导体器件，其中所述子杂质区包括具有与所述第一源极/漏极区相同的导电性的杂质，以及

其中所述子杂质区的底表面低于所述第一源极/漏极区的所述顶表面。

9.一种半导体器件，包括：

半导体基板，其包括在所述半导体基板的上部分中的第一源极/漏极区，所述第一源极/漏极区具有第一导电性；

连接到所述半导体基板的半导体柱；

在所述第一源极/漏极区上的栅电极，所述栅电极在平面图中围绕所述半导体柱；

金属硅化物层，其覆盖所述第一源极/漏极区的顶表面；

第一层间电介质层，其覆盖所述金属硅化物层的顶表面；

下扩散阻挡图案，其围绕所述半导体柱的下侧壁，所述下扩散阻挡图案插置在所述半导体柱和所述金属硅化物层之间并在所述半导体柱和所述第一层间电介质层之间延伸；

在所述栅电极上的第二层间电介质层，所述栅电极插置在所述第一层间电介质层和所述第二层间电介质层之间；以及

上扩散阻挡图案，其围绕所述半导体柱的上侧壁，所述上扩散阻挡图案插置在所述半导体柱和所述第二层间电介质层之间，

其中所述半导体柱包括：

在所述半导体柱的上部分中的第二源极/漏极区，所述第二源极/漏极区具有所述第一导电性；

在所述半导体柱的下部分中的子杂质区，所述子杂质区具有所述第一导电性，所述子杂质区的底表面低于所述第一源极/漏极区的顶表面；以及

在所述第二源极/漏极区和所述子杂质区之间的沟道区，所述沟道区具有不同于所述第一导电性的第二导电性。