[发明专利]一种肖特基势垒二极管及其制造方法

说明书

技术领域

本发明涉及二极管技术领域,特别涉及一种肖特基势垒二极管及其制造方法。

背景技术

肖特基势垒二极管作为整流器件已经在电源应用领域使用了数十年,由于具有正向导通压降低和开关速度快的有点,使其非常适合于开关电源应用.近年来肖特基势垒二极管在光伏和汽车电子应用领域也有长足发展。

目前，肖特基势垒二极管结构通常包含第一导电类型高掺杂浓度单晶硅衬底,作为器件阴极的位于衬底底面的下金属层,生长于衬底之上的第一导电类型低掺杂浓度外延层,位于外延层顶面的肖特基势垒金属层,以及位于肖特基势垒金属层顶面的作为器件阳极的上金属层。器件电极位于单晶硅晶圆两侧，电流在垂直于单晶硅晶圆表面的方向上经由肖特势垒金属层、外延层和衬底流动；目前,衬底的厚度一般都比较厚，当正向通电时，电流需要流过衬底，增加了电流通路的串联电阻，使器件正向导通压降升高。

发明内容

本发明的目的是提供一种电极位于单晶硅晶圆(衬底)同侧，电流在平行于单晶硅晶圆表面的方向上经有肖特基势垒金属层和外延层流动的肖特基势垒二极管，降低了正向导通的压降。

为解决现有技术存在的问题，本发明提供一种肖特基势垒二极管，该二极管包括至少一个半导体单元，所述半导体单元包括衬底，在所述衬底的一侧上方同时设置有相互独立的第一沟槽和第二沟槽，所述第一沟槽和第二沟槽顶端开口处设置有金属层，所述金属层包括阴极金属层和阳极金属层；沿所述第一沟槽内壁设置有欧姆接触金属层，沿所述第二沟槽内壁设置有肖特基势垒金属层，所述第一沟槽和第二沟槽内分别填充有导电层，所述第一沟槽的导电层与阴极金属层接触，所述第二沟槽的导电层与阳极金属层接触，所述阴极金属层和阳极金属层相互不连通。

另外，所述衬底为第二导电类型掺杂衬底，在所述第二导电类型掺杂衬底和金属层之间还设置有第一导电类型掺杂外延层，所述第一沟槽和第二沟槽横向间隔设置于外延层中。

另外，所述第一沟槽和第二沟槽向下延伸至衬底的上部。

另外，所述第一沟槽和第二沟槽内填充的导电层为金属导电层。

另外，在所述外延层和金属层之间还设置有介质层，所述介质层中设置有通孔，所述通孔位于导电层顶部并暴露部分导电层，所述阴极金属层通过所述通孔与第一沟槽的导电层接触，所述阳极金属层通过所述通孔与第二沟槽的导电层接触。

相应的，本发明提供了一种肖特基势垒二极管的制造方法，包括：

S1，在第二导电类型掺杂衬底上生长第一导电类型掺杂外延层；

S2，在所述外延层中部分别形成第一沟槽和第二沟槽，并在所述第一沟槽内壁形成欧姆接触金属层，在所述第二沟槽内壁形成肖特基势垒金属层；

S3，在第一沟槽和第二沟槽内部形成导电层；

S4，在整个结构顶部形成金属层，与第一沟槽内的导电层接触的金属层形成阴极金属层，在第二沟槽内的导电层接触的金属层形成阳极金属层。

另外，还包括：在外延层上部形成第二导电类型掺杂区。

另外，所述步骤S2具体包括：

S21，在外延层中形成沟槽，沟槽向下延伸至衬底上部；

S22，利用第一遮蔽介质层覆盖结构顶部，间隔暴露出部分沟槽，形成第一沟槽；

S23，在第一沟槽内壁形成欧姆接触金属层；

S24，利用第二掩蔽介质层覆盖结构顶部，间隔暴露处部分沟槽，形成第二沟槽；

S25，在第二沟槽内部形成肖特基势垒金属层；

S26，去除整个结构顶部的掩蔽介质层；

S27，在第一沟槽和第二沟槽内部形成导电层。

另外，还包括，在外延层及衬底中包围第一沟槽的区域形成第二导电类型重掺杂区。

另外，还包括，

S5，在整个机构顶部形成介质层；

S6，在介质层中形成通孔，暴露导电层部分顶部，使第一沟槽内的导电层通过所述通孔与阴极金属层接触，所述第二沟槽内的导电层通过所述通孔与阳极金属层接触。

本技术方案在衬底的同侧设置阴极金属层和阳极金属层，正向导通时电流不再经过衬底，减小了电流通路上的串联电阻，使器件正向导通压降更低。

附图说明

图1是本发明一种肖特基势垒二极管一种实施例的剖面示意图；

图2-5是本发明一种肖特基势垒二极管制造方法的一种实施例的各个过程示意图。