[发明专利]含有三维存储阵列的集成神经网络处理器有效
| 申请号： | 201710171413.X | 申请日： | 2017-03-21 |
| 公开（公告）号： | CN107220704B | 公开（公告）日： | 2021-08-17 |
| 发明（设计）人： | 张国飙 | 申请（专利权）人： | 杭州海存信息技术有限公司 |
| 主分类号： | G06N3/063 | 分类号： | G06N3/063 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 310051 浙江*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 含有 三维 存储 阵列 集成 神经网络 处理器 | ||
1.一种基于三维存储3D-M的集成神经网络处理器(200)，其特征在于含有：多个储算单元(100aa-100mn)，每个储算单元(100ij)含有一神经计算电路(180)、第一3D-M阵列(196)和第二3D-M阵列(170)，其中：
所述第一3D-M阵列(196)位于所述神经计算电路(180)之上，所述第一3D-M阵列(196)存储至少一激活函数的查找表；
所述第二3D-M阵列(170)位于所述第一3D-M阵列(196)之上，所述第二3D-M阵列(170)存储至少一突触权重；
所述神经计算电路(180)位于一半导体衬底(0)上，所述神经计算电路(180)利用所述突触权重和所述激活函数的查找表进行神经计算；
所述第一3D-M阵列(196)、所述第二3D-M阵列(170)与所述神经计算电路(180)相互重叠，并通过多个接触通道孔(1av, 3av)耦合。
2.根据权利要求1所述的集成神经网络处理器(200)，其特征还在于：
所述神经计算电路(180)的所有晶体管(0t)均位于所述半导体衬底(0)之中；
所述第一3D-M阵列(196)和所述第二3D-M阵列(170)的所有存储元(5aa, 6aa)均不位于任何半导体衬底之中。
3.根据权利要求1所述的集成神经网络处理器(200)，其特征还在于：
所述第一3D-M阵列(196)、所述第二3D-M阵列(170)与所述神经计算电路(180)之间无任何半导体衬底；
所述接触通道孔(1av, 3av)完全位于所述第一3D-M阵列(196)、所述第二3D-M阵列(170)和所述半导体衬底(0)之间，且不穿透任何半导体衬底。
4.根据权利要求1所述的集成神经网络处理器(200)，其特征还在于：所述第一3D-M阵列(196)为三维印录存储3D-P阵列；所述第二3D-M阵列(170)为三维可写存储3D-W阵列。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州海存信息技术有限公司，未经杭州海存信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710171413.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：USB装置及其制造方法
- 下一篇：常减压装置常压塔顶干点预测方法
