[发明专利]支持DDR数据格式的LVDS接收电路

权利要求书

1.一种支持DDR数据格式的LVDS接收电路，其特征是：包括用于接收若干路LVDS差分数据的LVDS接口接收电路（1）以及与所述LVDS接口接收电路（1）连接的DDR格式转换电路（3）；LVDS接口接收电路（1）能将接收每路的LVDS差分数据转换为对应的CMOS信号，DDR格式转换电路（3）能将LVDS接口接收的电路（1）转换得到每一路的CMOS信号转换为两路SDR信号；

所述LVDS接口接收电路（1）内包括若干并列的LVDS接收器（2），LVDS接口接收电路（1）通过一个LVDS接收器（2）接收一路LVDS差分数据，且LVDS接口接收电路（1）通过一个LVDS接收器（2）接收同步时钟；LVDS接收器（2）在接收一路LVDS差分数据后，能将所述LVDS差分数据转化为对应的CMOS信号；

所述LVDS接收器（2）包括对LVDS差分数据进行预放大的预放大器（4）以及对所述LVDS差分数据进行检测的失效保护模块（8），所述预放大器（4）通过电流选择模块（5）与电压比较器（6）连接，失效保护模块（8）根据接收的LVDS差分数据输出数据状态信息，且能将所述数据状态信息传输至电压比较器（6）；

电流选择模块（5）能将预放大器（4）放大后的LVDS差分数据转换为对应的电流，并选择较大的电流，且将所述选择较大的电流转换为电压并将所述转换的电压送至电压比较器（6）内，电压比较器（6）将差分电压信号转换为CMOS信号，并能根据失效保护模块（8）的数据状态信息，确定输出为转换的CMOS信号或输出失效保护信号；

所述电压比较器（6）的输出端通过整形缓冲电路（7）与DDR格式转化电路（3）连接；

所述预放大器（4）包括NMOS差分对以及PMOS差分对，NMOS差分对包括NMOS管N1以及NMOS管N2，PMOS差分对包括PMOS管P1以及PMOS管P2；

NMOS管N1的栅极端与PMOS管P3的栅极端连接，NMOS管N2的栅极端与PMOS管P4的栅极端连接，NMOS管N1的栅极端、NMOS管N2的栅极端分别接收LVDS差分数据中的两路数据；

NMOS管N1的源极端、NMOS管N2的源极端与NMOS管N9的漏极端连接，NMOS管N9的源极端接地；NMOS管N1的漏极端与PMOS管P1的源极端以及PMOS管P1的栅极端连接，NMOS管N2的漏极端与PMOS管P2的源极端以及PMOS管P2的栅极端连接，PMOS管P1的漏极端以及PMOS管P2的漏极端均与电压VDD连接；

PMOS管P3的漏极端以及PMOS管P4的漏极端均与PMOS管P5的源极端连接，PMOS管P5的漏极端与电压VDD连接，PMOS管P5的栅极端接偏置电压Va；PMOS管P3的源极端与NMOS管N3的漏极端以及NMOS管N6的栅极端连接，NMOS管N3的栅极端以及NMOS管的源极端均接地；PMOS管P4的源极端与NMOS管N4的漏极端、NMOS管N4的栅极端以及NMOS管N5的栅极端连接，NMOS管N4的源极端、NMOS管N5的源极端以及NMOS管N6的源极端均接地；

NMOS管N1的漏极端、NMOS管N2的漏极端与电流选择模块（5）的输入端连接，电流选择模块（5）的输出端与NMOS管N5的漏极端、NMOS管N6的漏极端连接，且电流选择模块（5）的输出端通过电流电压转化模块与电压比较器（6）的输入端连接。

2.根据权利要求1所述的支持DDR数据格式的LVDS接收电路，其特征是：所述电流选择模块（5）包括第一电流选择电路（19）以及与所述第一电流选择电路（19）结构相同的第二电流选择电路（20）；电流电压转化模块包括NMOS管N7以及NMOS管N8，NMOS管N1的漏极端与第一电流选择电路（19）的输入端连接，第一电流选择电路（19）的一输出端与NMOS管N5的漏极端连接，第一电流选择电路（19）的另一输出端与NMOS管N7的漏极端、NMOS管N7的栅极端以及电压比较器（6）的一输入端连接；

NMOS管N2的漏极端与第二电流选择电路（20）的输入端连接，第二电流选择电路（20）的一输出端与NMOS管N6的漏极端连接，第二电流选择电路（20）的另一输出端与NMOS管N8的漏极端、NMOS管N8的栅极端以及电压比较器（6）的另一输入端连接；NMOS管N7的源极端以及NMOS管N8的源极端均接地。