[发明专利]以裸片接合到形成的重布线的三维集成电路形成方法

说明书

技术领域

本发明的实施例涉及集成电路的封装及其形成方法。

背景技术

随着半导体技术的发展，半导体芯片/裸片变得越来越小。同时，需要将更多功能集成到半导体裸片中。因此，半导体裸片需要将越来越大数目的I/O垫封装到更小区域中，且I/O垫的密度随时间快速升高。因此，半导体裸片的封装变得更加困难，这不利地影响封装的良率。

在常规封装方法中，可形成堆叠封装(PoP)结构。PoP结构包含底部封装及接合到所述底部封装的顶部封装。为形成底部封装，首先以模塑料模制装置裸片以使装置裸片的金属凸块通过模塑料暴露。接着，用于将电信号重新路由到比装置裸片更大的区域的重布线(RDL)形成于模塑料及装置裸片上。RDL的形成可涉及高热预算，这对装置裸片具有不利影响。

另一封装方法称为衬底上覆芯片上覆芯片(Chip-on-Wafer-on-Substrate，CoWoS)。在相应封装中，首先将第一多个装置裸片接合到芯片，所述芯片中包含第二多个装置裸片。可通过微凸块或焊料区进行接合。接着，将底胶填充物施配到第一多个装置裸片与第二多个装置裸片之间的间隙中。接着，将芯片单粒化成多个封装。封装中的每一者例如通过焊料区接合到封装衬底。接着，将另一底胶填充物施配于接合在一起的封装与封装衬底之间。

发明内容

根据本发明的一些实施例，一种方法包含：在载体上方形成电介质层；在所述电介质层中形成多个接合垫；及执行平坦化以使电介质层与多个接合垫的顶面彼此齐平。装置裸片通过混合接合而接合到所述电介质层及所述多个接合垫的部分。将所述装置裸片囊封于囊封材料中。接着，从所述装置裸片及所述电介质层拆卸所述载体。

根据本发明的一些实施例，一种方法包含：在载体上方形成第一电介质层；在所述第一电介质层上方形成多个重布线；在所述多个重布线上方形成第二电介质层；及在所述第二电介质层中形成多个接合垫，其中所述多个接合垫的顶面与所述第二电介质层的顶面大体上共面。接合装置裸片，其中所述装置裸片的表面电介质层接合到所述第二电介质层，且所述装置裸片中的金属垫通过金属与金属接合而接合到所述多个接合垫。将所述装置裸片囊封于囊封材料中。拆卸所述载体以显露出所述第一电介质层。电连接件经形成以穿过所述第一电介质层而电耦合到所述多个重布线。

根据本发明的一些实施例，一种封装包含：多个重布线，其具有第一多个接合垫；及第一多个电介质层，其中所述多个重布线定位于所述第一多个电介质层中。所述第一多个电介质层包含第一表面电介质层，其中所述第一表面电介质层的第一表面与所述第一多个接合垫的第一表面大体上共面。装置裸片包含通过金属与金属接合而接合到所述第一多个接合垫的第二多个接合垫。第二多个电介质层包含第二表面电介质层，其中所述第二表面电介质层具有与所述第二多个接合垫的第二表面大体上共面的第二表面。所述第一表面电介质层通过电介质与电介质接合而接合到所述第二表面电介质层。

附图说明

当结合附图阅读时，从以下具体实施方式最佳理解本发明实施例的方面。应注意，根据工业中的标准实践，各个图未按比例绘制。事实上，为使论述清楚，各个构件的尺寸可被任意增大或减小。

图1到17是根据一些实施例制造封装时的中间阶段的剖面图。

图18到23是根据一些实施例制造封装时的中间阶段的剖面图。

图24到27是根据一些实施例制造封装时的中间阶段的剖面图。

图28说明根据一些实施例的形成封装的工艺流程。

具体实施方式

以下揭露提供用于实施本发明实施例的不同特征的许多不同实施例或实例。下文描述组件及配置的特定实例以简化本发明实施例。当然，此类实例仅为实例且不希望具限制性。例如，在以下描述中，在第二构件上方或上形成第一构件可包含其中第一构件及第二构件经形成而直接接触的实施例，且也可包含其中额外构件可形成于第一构件与第二构件之间使得第一构件及第二构件可不直接接触的实施例。另外，本发明实施例可在各个实例中重复元件及/或字母。此重复是出于简单及清楚的目的，且其本身并不指示所论述的各个实施例及/或配置之间的关系。

此外，为便于描述，空间相对术语(例如“下伏”、“下面”、“下”、“上覆”、“上”及其类似物)在本文中可用以描述一个元件或构件与另一元件或构件的关系，如图中所说明。空间相对术语除涵盖图中所描绘的定向之外，也希望涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或成其它定向)，且因此同样可解释本文中使用的空间相对描述语。