[发明专利]一种支持非易失“与非”逻辑的三端忆阻器及实现方法

权利要求书

1.一种支持非易失“与非”逻辑的三端忆阻器，其特征在于，所述三端忆阻器包括：衬底、底电极、阻变层、顶电极、绝缘调制层和调制电极；其中，在衬底上定义出底电极的图形，在衬底上依次形成底电极、阻变层和顶电极，底电极、阻变层和顶电极形成MIM(金属-绝缘体-金属)纳米堆垛结构；在衬底和MIM纳米堆垛结构上形成绝缘调制层，绝缘调制层覆盖衬底、MIM纳米堆垛结构的顶面和两个侧壁；在绝缘调制层上形成调制电极及与其相连接的调制电极引出端，调制电极环绕MIM纳米堆垛结构；在绝缘调制层、顶电极和阻变层中形成底电极引出孔，底电极引出孔暴露出来的那部分底电极作为底电极引出端；在绝缘调制层中形成顶电极引出孔，并在绝缘调制层上形成顶电极引出端，在顶电极引出孔中淀积金属从而将顶电极连接至顶电极引出端；调制电极通过绝缘调制层与阻变层在侧壁发生作用；将分别施加在顶电极和调制电极的电压信号定义为逻辑输入变量，高电平为逻辑“1”，低电平为逻辑“0”，将在电学操作之后的电阻状态定义为逻辑输出变量，高电阻为逻辑“1”，低电阻为逻辑“0”；只有在调制电极和顶电极同时施加高电压时，两个叠加电场共同作用，使得阻变层中的离子发生输运，形成局域的导电通道，导致电阻降低，由高阻态转变为低阻态，逻辑运算的结果通过电阻状态以非易失的形式存储在三端忆阻器当中，从而实现非易失“与非”逻辑功能。

2.如权利要求1所述的三端忆阻器，其特征在于，所述衬底为硅衬底或柔性有机材料衬底。

3.如权利要求1所述的三端忆阻器，其特征在于，所述顶电极、底电极和调制电极由金属材料通过半导体CMOS工艺制备。

4.如权利要求1所述的三端忆阻器，其特征在于，所述阻变层采用TaO_x、HfO_x、TiO_x或者SrTiO₃，厚度在5nm～100nm之间；或者采用有机材料，厚度在30nm～500nm之间。

5.如权利要求1所述的三端忆阻器，其特征在于，所述绝缘调制层采用SiO₂、TiO₂、Al₂O₃、HfO₂或Ta₂O₅，厚度在5～200nm之间。

6.一种如权利要求1所述的支持非易失“与非”逻辑的三端忆阻器的实现方法，其特征在于，所述实现方法包括以下步骤：

1)将施加在顶电极和调制电极的电压信号作为逻辑输入变量，高电平为逻辑“1”，低电平为逻辑“0”，将在电学操作之后的三端忆阻器的电阻作为逻辑输出变量，高电阻为逻辑“1”，低电阻为逻辑“0”；

2)向顶电极施加逻辑初始化脉冲，逻辑初始化脉冲为反向电压，将三端忆阻器初始化至高阻态，即逻辑“1”；

3)向顶电极施加读电压脉冲，读取流经三端忆阻器的顶电极和底电极之间的脉冲电流，从而判断三端忆阻器在进行运算之前的逻辑状态；

4)将当前的逻辑输入值(p、q)以脉冲形式分别输入三端忆阻器的顶电极和调制电极，进行非易失逻辑运算；

5)向顶电极施加读电压脉冲，读取流经三端忆阻器的顶电极和底电极之间的脉冲电流，判断三端忆阻器在进行运算之后的逻辑状态，从而得出逻辑运算结果，并且逻辑运算结果通过电阻状态以非易失的形式存储在三端忆阻器当中。

7.如权利要求6所述的实现方法，其特征在于，在步骤3)中，读电压脉冲的幅值小于逻辑初始化脉冲。

8.如权利要求6所述的实现方法，其特征在于，在步骤5)中，只有在调制电极和顶电极同时施加高电压，即两个逻辑输入同时为“1”时，两个叠加电场共同作用，阻变层中的离子发生输运，形成局域的导电通道，导致电阻降低，由高阻态转变为低阻态，逻辑输出为“0”，从而实现非易失“与非”逻辑功能。