[发明专利]电子存储调试设备

说明书

技术领域

本发明涉及一种电子器件，尤其涉及一种电子存储调试设备。

背景技术

存储器用于存储大量的数字信息。目前存在着众多类型的存储器，如RAM( 随机存储器)、DRAM( 动态随机存储器)、ROM( 只读存储器)、EPROM( 可擦除可编程只读存储器)、FLASH( 闪存) 等等。其中，闪存已经成为非易失性半导体存储技术的主流。目前的闪存依据其中存储单元器件结构的不同而被分为叠栅式闪存和分裂栅式闪存，其中分裂栅式闪存因为有效地避免了过擦除效应以及具有更高的编程效率而得到了广泛应用。

发明内容

本发明解决的问题是提供一种闪存，以有效地避免对不涉及编程操作的其他存储单元的干扰。

本发明采用的技术方案是：一种闪存，包括存储阵列和电存储单元，所述电存储单元依次连接于所述存储阵列对应的各条排线上，所述电存储单元上设置有稳压装置、电压偏置单元，以及连接于各条位线的晶体管，所述调整晶体管包括第一端、第二端以及控制端，其第一端连接所述稳压单元，第二端连接对应的位线，控制端连接所述电压偏置单元；所述闪存包括电源，所述电流源提供的电流为1 ～ 8μA，所述电压偏置单元包括PMOS 管、NMOS 管、比较器和分压器，所述NMOS 管的源极连接于所述分压器的输入端，栅极与漏极相连并连接至所述PMOS 管。

作为本发明的进一步改进，所述闪存为分裂栅式存储器。

作为本发明的进一步改进，所述比较器的同相输入端连接所述分压器的输出端，反相输入端接收基准电压。

作为本发明的进一步改进，所述第PMOS 管的源极连接电源，栅极连接所述比较器的输出端，漏极耦接于所述分压器的输入端，并作为所述电压偏置单元的输出端。

作为本发明的进一步改进，所述闪存外设置有防护套。

本发明的有益效果是：本发明解决的问题是有效地避免对不涉及编程操作的其他存储单元的干扰。

具体实施方式

下面，对本发明做进一步的说明。

实施例1：一种闪存，包括存储阵列和电存储单元，所述电存储单元依次连接于所述存储阵列对应的各条排线上，所述电存储单元上设置有稳压装置、电压偏置单元，以及连接于各条位线的晶体管，所述调整晶体管包括第一端、第二端以及控制端，其第一端连接所述稳压单元，第二端连接对应的位线，控制端连接所述电压偏置单元；所述闪存包括电源，所述电流源提供的电流为1 ～ 8μA，所述电压偏置单元包括PMOS 管、NMOS 管、比较器和分压器，所述NMOS 管的源极连接于所述分压器的输入端，栅极与漏极相连并连接至所述PMOS 管。

实施例2：一种闪存，包括存储阵列和电存储单元，所述电存储单元依次连接于所述存储阵列对应的各条排线上，所述电存储单元上设置有稳压装置、电压偏置单元，以及连接于各条位线的晶体管，所述调整晶体管包括第一端、第二端以及控制端，其第一端连接所述稳压单元，第二端连接对应的位线，控制端连接所述电压偏置单元；所述闪存包括电源，所述电流源提供的电流为1 ～ 8μA，所述电压偏置单元包括PMOS 管、NMOS 管、比较器和分压器，所述NMOS 管的源极连接于所述分压器的输入端，栅极与漏极相连并连接至所述PMOS 管。所述闪存为分裂栅式存储器。

实施例3：一种闪存，包括存储阵列和电存储单元，所述电存储单元依次连接于所述存储阵列对应的各条排线上，所述电存储单元上设置有稳压装置、电压偏置单元，以及连接于各条位线的晶体管，所述调整晶体管包括第一端、第二端以及控制端，其第一端连接所述稳压单元，第二端连接对应的位线，控制端连接所述电压偏置单元；所述闪存包括电源，所述电流源提供的电流为1 ～ 8μA，所述电压偏置单元包括PMOS 管、NMOS 管、比较器和分压器，所述NMOS 管的源极连接于所述分压器的输入端，栅极与漏极相连并连接至所述PMOS 管。所述比较器的同相输入端连接所述分压器的输出端，反相输入端接收基准电压。