[发明专利]一种基于FPGA的IRIG106高速数据存储系统

权利要求书

1.一种基于FPGA的IRIG106高速数据存储系统，其特征在于，其利用FPGA实现，包括多路采集模块、IRIG106封装模块和存储控制模块；所述多路采集模块的输出端均与IRIG106封装模块的输入端连接，所述IRIG106封装模块的输出端与存储控制模块的输入端连接，所述存储控制模块用于与外部存储盘连接；所述多路采集模块、IRIG106封装模块和存储控制模块并行运行，所述存储控制模块包括文件管理子模块、主控制器逻辑子模块和物理接口子模块；所述IRIG106封装模块包括多路数据混合子模块和数据封装子模块，所述多路采集模块的输出端与多路数据混合子模块的输入端连接，所述数据封装子模块的输出端与文件管理子模块的输入端连接，所述文件管理子模块的输出端与主控制器逻辑子模块的输入端连接，所述主控制器逻辑子模块的输出端与物理接口子模块的输入端连接，所述物理接口子模块用于与外部存储盘连接。

2.根据权利要求1所述的一种基于FPGA的IRIG106高速数据存储系统，其特征在于，所述多路采集模块包括大FIFO和小FIFO；所述大FIFO用于缓存数据量较大的采集数据，小FIFO用于存储当前采集数据的长度；所述多路采集模块每次在大FIFO中存储完一数据包，在小FIFO中存储该数据包的长度，即写入的数据包与数据包长度一一对应。

3.根据权利要求1或2所述的一种基于FPGA的IRIG106高速数据存储系统，其特征在于，所述多路数据混合子模块用于将多路采集模块输出的数据进行数据混合，所述数据封装子模块用于将混合后的数据进行数据封装后输出到存储控制模块。

4.根据权利要求3所述的一种基于FPGA的IRIG106高速数据存储系统，其特征在于，所述数据混合子模块包括混合FIFO；工作时，所述数据混合子模块按照预先设定的采集缓冲数据的长度，一次从多路采集模块中读取对应的数据长度及对应的数据包，将数据包缓存在混合FIFO中以供数据封装子模块读取。

5.根据权利要求4所述的一种基于FPGA的IRIG106高速数据存储系统，其特征在于，工作时，所述数据混合子模块记录混合FIFO中已缓存的总数据量和最后一包数据的数据量，当总数据量超过设定封装包大小时，将总数据量减去最后一包数据的数据量，形成当前数据组包输出到数据封装子模块。

6.根据权利要求3所述的一种基于FPGA的IRIG106高速数据存储系统，其特征在于，所述数据封装子模块用于将数据混合子模块输出的数据组包封装成IRIG106封装包；所述IRIG106封装包包括IRIG106数据包和IRIG106时间包；所述IRIG106数据包含有采集到的数据组包，所述IRIG106时间包含有对数据组包进行时间标记的数据。

7.根据权利要求1所述的一种基于FPGA的IRIG106高速数据存储系统，其特征在于，所述文件管理子模块用于对接收的IRIG106封装包进行自定义文件管理，所述自定义文件管理分为三个层次；第一层用于对数据段进行管理，记录外部存储盘中存储数据段的个数，第二层对文件索引的起始位置和结束位置进行管理，指示一段数据段索引的开始位置和结束位置，第三层对文件的名称、开始记录时间、数据存储的起始位置和结束位置进行管理，在记录开始时存储文件名称，记录的时间以及数据的起始位置，以后每一秒记录一次当前的时间以及当前记录位置。

8.根据权利要求7所述的一种基于FPGA的IRIG106高速数据存储系统，其特征在于，当系统异常掉电时，通过自定义文件管理找到掉电前一秒记录的结束位置，通过结束位置信息即恢复出完成的数据段。

9.根据权利要求1、2、4、5、6、7或8所述的一种基于FPGA的IRIG106高速数据存储系统，其特征在于，所述存储控制模块为SATA控制模块，所述存储盘为SATA硬盘，所述SATA控制模块用于实现SATAII协议传输层、链路层以及物理层功能，兼容SATA3.0标准。