[发明专利]存储器系统和处理器系统

说明书

本发明涉及一种存储器系统和处理器系统。提高主机处理器以及主存储器间的数据转送能力。存储器系统具备：第1存储器，包含第1地址；第2存储器，能够存储第1存储器的数据；第3存储器；以及控制器，控制向第1、第2、第3存储器的存取。控制器发出向第1存储器的第1地址进行第1存取的指令，该指令指示向第1地址写入的写入动作，在与第1地址相对应的数据没有存储在第2以及第3存储器中的情况下代替第1存取来存取第3存储器。

本申请以日本申请2016-183393(申请日2016年9月20日)为基础，根据该申请享受优先的权益。本申请通过参照该申请而包含该申请的所有内容。

技术领域

本发明的实施方式涉及一种存储器系统和处理器系统。

背景技术

在包含主机处理器和主存储器的存储器系统中，主存储器例如具备DRAM(动态随机存取存储器)。但是，DRAM具有为了保持数据必须定期地进行刷新这样的特质。因而，在以DRAM为主存储器的情况下，主机处理器以及主存储器间的数据转送能力被DRAM的刷新所限制。

发明内容

本发明要解决的课题在于，提供一种能够提高主机处理器以及主存储器间的数据转送能力的存储器系统和处理器系统。

本实施方式的存储器系统具备：第1存储器，包含第1地址；第2存储器，能够存储与所述第1存储器的所述第1地址相对应的数据；第3存储器；以及控制器，控制向所述第1存储器、所述第2存储器、以及所述第3存储器的存取，其中，在发出向所述第1地址进行第1存取的指令、且与所述第1地址相对应的所述数据存储在所述第2存储器内的第1种情况下，所述控制器代替所述第1存取而向所述第2存储器进行第2存取；在发出所述指令且与所述第1地址相对应的所述数据存储在所述第3存储器的第2地址内的第2种情况下，所述控制器代替所述第1存取而向所述第3存储器的所述第2地址进行第3存取；在发出所述指令、所述指令指示向所述第1地址写入的写入动作、且所述第1以及所述第2种情况以外的第3种情况下，所述控制器代替所述第1存取而向所述第3存储器的第3地址进行第4存取。

根据本实施例，能够提高主机处理器以及主存储器间的数据转送能力。

附图说明

图1是表示存储器系统的例子的图。

图2是表示存储器系统的例子的图。

图3是表示存储器系统的例子的图。

图4是表示存储器系统的例子的图。

图5是表示三个存储器间的数据移动的例子的图。

图6是表示DRAM的例子的图。

图7是表示缓冲存储器(DRAM的读出放大器)的例子的图。

图8是表示还原存储器(redeem memory)的例子的图。

图9是表示还原存储器的读出放大器的例子的图。

图10是表示存储器存取控制(memory access controlling)的例子的流程图。

图11A是将图10的存储器存取控制进行了可视化(visualize)的图。

图11B是将图10的存储器存取控制进行了可视化的图。

图11C是将图10的存储器存取控制进行了可视化的图。

图12是表示作为比较例的存储器存取控制的流程图。

图13是表示还原存储器的空间控制(memory space controlling)的例子的流程图。

图14是将图13的还原存储器的空间控制进行了可视化的图。