[发明专利]针对八进制连续相位频移键控的维特比解调系统及方法

权利要求书

1.一种针对八进制连续相位频移键控8CPFSK的维特比解调系统，其特征在于包括：

当前路径度量计算模块：用于调用2个乘法器和2个加法器，将标准8CPFSK信号的实部I_loc和虚部Q_loc，与接收到的8CPFSK信号的实部I_rec和虚部Q_rec做乘加运算，再与当前状态的累积路径度量d_old累加，得到状态转移后的累积路径度量d_new；

比较选择模块：用于利用FPGA自带的IP核，并行例化5个比较器，接收当前路径度量计算模块输出的计算结果，经比较器比较后，输出这些计算结果中的最大值d_n，n＝0，1，2，…，9；

暂存模块：用于开辟10个寄存器，每个寄存器位宽为40比特，分为累积路径度量暂存模块和前向输入暂存模块，分别存储10个状态的最大累积路径度量d_n和该最大累积路径度量的前向输入i_n，n＝0，1，2，…，9；

回溯模块：用于例化1个比较器，比较回溯深度计数器cnt是否大于回溯深度10，如果cnt≤10则不输出任何结果；如果cnt＞10则逐级查询累加距离暂存模块，输出维特比解调结果。

2.一种针对八进制连续相位频移键控8CPFSK的维特比解调方法，包括：

(1)根据8CPFSK信号的相位特征，定义10个系统状态S_n，其中n＝0，1，2，…，9；

(2)根据不同的输入和各个状态之间的转移关系，以及每次状态转移后的输出，构建8CPFSK状态转移表；

(3)根据当前输入及当前系统状态，查询8CPFSK状态转移表，得到状态转移的输出，即8CPFSK信号的理论实部I_loc和理论虚部Q_loc在ROM中的存储地址；

(4)从ROM中读取I_loc和Q_loc，并与接收到的8CPFSK信号的实部I_rec和虚部Q_rec做乘加运算，再累加上当前状态的累积路径度量d_old，得到状态转移后的累积路径度量d_new；

(5)比较每一个状态S_n在不同输入i下的累积路径度量d_new，输出该状态d_new的最大值d_n及该路径的前向输入i_n，同时回溯深度计数器cnt加1；

(6)判断cnt是否到达回溯深度：若cnt≤10，则开辟第cnt级寄存器暂存步骤(5)的输出结果，并返回步骤(3)；若cnt＞10，则达到回溯深度，执行步骤(7)；

(7)确定d₀，d₁，…，d₉中的最大值，将该最大值对应的系统状态S_n作为回溯的起点，在第cnt级寄存器中回溯出第cnt-1级寄存器中存储的前向输入，再从第cnt-1级寄存器中回溯出第cnt-2级寄存器中的前向输入，如此迭代下去，直至得到第1级寄存器中的前向输入并输出，完成一帧数据的维特比解调；

(8)所有暂存d_n的寄存器开始移位寄存，将后一级寄存器中的数据存储到前一级寄存器中，实现寄存器的高度复用；

(9)清空所有寄存器和回溯深度计数器，返回步骤(3)，对下一帧数据进行维特比解调。

3.根据权利要求2所述的方法，其中步骤(2)中构建8CPFSK状态转移表，按如下步骤进行：

(2a)根据不同的码元输入input，将系统的原始状态S_n,1转移到新的状态S_n,2，每一次状态转移得到一个输出output；

(2b)将系统的原始状态S_n,1，码元输入input，新的状态S_n,2和输出output按照n由小到大的顺序，依次存入RAM中，系统状态总数为10个，每个新状态可由8个原始状态转移得到，共有80种状态转移方式，得到由80行4列组成的8CPFSK状态转移表，表中每一行为一种状态转移方式，第1列为原始状态，第2列为码元输入，第3列为新状态，第4列为状态转移输出。

4.根据权利要求2所述的方法，其中步骤(8)中将后一级寄存器中的数据存储到前一级寄存器中，按如下步骤进行：

(8a)开辟一组临时寄存器，将累加距离暂存模块中的数据复制到临时寄存器中；

(8b)清空累加距离暂存模块中的数据；

(8c)对临时寄存器中数据的前40比特数据截位，将第41比特到第400比特数据重新存入累加距离暂存模块；

(8d)将下一个比较选择模块的输出存储到累加距离暂存模块；

(8e)释放临时寄存器资源。