[发明专利]一种RS码译码方法及装置

说明书

技术领域

本发明涉及通信技术领域，特别是涉及一种RS码译码方法及装置。

背景技术

RS(Reed-Solomon)码是一种既能纠随机错误又能纠突发错误的多进制分组信道差错控制码，随着以FPGA为代表的可编程大规模集成电路VLSI技术的迅猛发展，RS码也得到了广泛应用，其广泛应用于各种通信系统及数据存储中。RS码纠错能力强，更适合恶劣通信环境的应用，但RS码的译码复杂性随着码长的增加而激增。

在复杂的信道传输条件下，使用RS码作为信道编译码可以提高传输的可靠性。对比编码而言，RS码译码的复杂性较高，需要的存储空间较大，资源耗费较为严重。现有的RS码译码步骤较为复杂，硬件实现起来更加困难。

所以，如何高效实现RS码译码，减小硬件实现难度，缩减硬件资源，提高译码速度，是目前本领域技术人员急需解决的技术问题。

发明内容

本发明的目的是提供一种RS码译码方法及装置，以高效实现RS码译码，减小硬件实现难度，缩减硬件资源，提高译码速度。

为解决上述技术问题，本发明提供如下技术方案：

一种RS码译码方法，包括：

接收码多项式R(x)；

根据码多项式R(x)，计算伴随式s_i；

根据伴随式s_i和修正的迭代算法，计算错误位置多项式σ(x)和错误值多项式ω(x)；

使用钱搜索求解错误位置多项式σ(x)的根，确定错误位置数和错误位置；

通过错误值多项式ω(x)计算错误值，获得错误图样E(x)；

根据码多项式R(x)和错误图样E(x)，获得针对码多项式R(x)的译码结果。

在本发明的一种具体实施方式中，所述根据伴随式s_i和修正的迭代算法，计算错误位置多项式σ(x)和错误值多项式ω(x)，包括：

根据伴随式s_i，确定错误位置多项式σ(x)、错误值多项式ω(x)的初始条件分别为：σ⁰(x)＝1，ω⁰(x)＝1，d_j＝s₁，φ⁰(x)＝1，其中，i＝1,2,…,2t，d_j为计算修正值，

更新序列号j；

根据d_j与0的对比结果，确定迭代规则；

使用所述迭代规则计算错误位置多项式σ(x)和错误值多项式ω(x)；

更新d_j，并重复执行所述更新序列号j的步骤，直至j＝2t-1，确定错误位置多项式σ(x)和错误值多项式ω(x)。

在本发明的一种具体实施方式中，所述根据d_j与0的对比结果，确定迭代规则，包括：

如果d_j＝0，则确定迭代规则为第一迭代规则：

σ^j+1(x)＝σ^j(x)；

ω^j+1(x)＝ω^j(x)；

φ^j+1(x)＝xφ^j(x)；

在本发明的一种具体实施方式中，所述根据d_j与0的对比结果，确定迭代规则，包括：

如果d_j≠0，则确定迭代规则为第二迭代规则：

σ^j+1(x)＝σ^j(x)+d^jxφ^j(x)；

其中，在时，φ^j+1(x)＝xφ^j(x)，在时，

在本发明的一种具体实施方式中，所述更新d_j，包括：

根据以下公式更新d_j：

在本发明的一种具体实施方式中，所述根据码多项式R(x)，计算伴随式s_i，包括：

根据码多项式R(x)和以下公式，计算伴随式s_i：