[发明专利]一种超结MOSFET渐变终端结构及其制作方法

说明书

本发明涉及半导体器件技术领域，尤其是一种超结MOSFET渐变终端结构及其制作方法，包括N型衬底和形成于N型衬底上的N型外延层，N型外延层包括元胞区及包围元胞区的终端区，其中元胞区中形成有至少一个晶体管单元，晶体管单元包括形成于N型外延层中的两个元胞区P柱。本发明终端区中形成有至少一个终端区P柱，终端区P柱顶端连接有至少三个P‑型体区，每两个相邻的P‑型体区之间的间距沿着远离元胞区P柱的方向依次增大，多个P‑型体区排布成一系列渐变的P‑型体区结构，该渐变的P‑型体区结构的存在有利于器件的电场向右横向延展，从而有利于提高终端耐压。

技术领域

本发明涉及半导体器件技术领域，尤其是一种超结MOSFET渐变终端结构。

背景技术

VDMOSFET(高压功率MOSFET)可以通过减薄漏端漂移区的厚度来减小导通电阻，然而，减薄漏端漂移区的厚度就会降低器件的击穿电压，因此在VDMOSFET中，提高器件的击穿电压和减小器件的导通电阻是一对矛盾，超结MOSFET采用新的耐压层结构，利用一系列的交替排列的P型和N型半导体薄层，在较低反向电压下将P型N型区耗尽，实现电荷相互补偿，从而使N型区在高掺杂浓度下实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET导通电阻的理论极限。

超结MOSFET具有导通损耗低，栅极电荷低，开关速度快，器件发热小，能效高的优点，产品可广泛用于个人电脑、笔记本电脑、上网本或手机、照明(高压气体放电灯)产品以及电视机(液晶或等离子电视机)和游戏机等高端消费电子产品的电源或适配器。

如图1所示，现有的超结MOSFET结构括N型重掺杂衬底201”及形成于N型重掺杂衬底201’上的N型轻掺杂外延层202’；N型轻掺杂外延层202’包括元胞区I及包围元胞区I的终端区II；元胞区I中形成有至少一个晶体管单元，晶体管单元包括形成于N型轻掺杂外延层202’中的一对元胞区P柱203’；该一对元胞区P柱203’顶端分别连接有一P型体区204’，且P型体区204’位于N型轻掺杂外延层202’内；N型轻掺杂外延层202’表面形成有栅极结构；且栅极结构位于一对元胞区P柱203’之间；终端区II中形成有至少一个终端区P柱207’；终端区P柱207’的深度大于元胞区P柱203的深度。现有的超结MOSFET结构及制作工艺存在以下问题：1、终端区中形成有至少一个终端区P柱207’，终端结构的电场横向延展困难，相应地终端结构耐压性低；2、制作工艺中在元胞区沟槽及终端区沟槽中填充P型半导体层，得到元胞区P柱203’及终端区P柱207’，终端区P柱207’延伸至N型轻掺杂外延层202’表面，耐压性低。

发明内容

本发明的目的是克服现有技术存在的缺陷，提供一种超结MOSFET渐变终端结构及其制作方法，解决现有的超结MOSFET终端结构耐压低的问题。

为了实现本发明的目的，所采用的技术方案是：

本发明的超结MOSFET渐变终端结构包括N型衬底和形成于所述N型衬底上的N型外延层，所述N型外延层包括元胞区及包围所述元胞区的终端区，其中所述元胞区中形成有至少一个晶体管单元，所述晶体管单元包括形成于所述N型外延层中的两个元胞区P柱，两个所述元胞区P柱顶端分别连接有P型体区和N+型体区，且所述P型体区和N+型体区位于所述N型外延层内，所述终端区中形成有至少一个终端区P柱，所述终端区P柱顶端连接有至少三个P-型体区，每两个相邻的P-型体区之间的间距沿着远离所述元胞区P柱的方向依次增大。

本发明所述N型外延层表面形成有栅极结构且所述栅极结构位于两个所述元胞区P柱之间，所述栅极结构包括形成于所述N型外延层表面的栅氧化层及形成于所述栅氧化层表面的多晶硅栅极，所述栅极结构两端分别与两个相邻的P型体区接触，且所述栅极结构两端分别与两个相邻的N+型体区接触。

本发明所述元胞区P柱和终端区P柱均为P型单晶硅。

本发明所述N型衬底为N型重掺杂衬底，所述N型外延层为N型轻掺杂外延层。