[发明专利]屏蔽栅沟槽功率器件及其制造方法

说明书

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种屏蔽栅(Shield Gate Trench，SGT)沟槽功率器件；本发明还涉及一种屏蔽栅沟槽功率器件的制造方法。

背景技术

如图1A至图1N所示，是现有屏蔽栅沟槽功率器件的制造方法各步骤中的器件结构示意图；这种方法是采用自下而上的方法形成具有屏蔽栅的深沟槽分离侧栅结构，包括如下步骤：

步骤一、如图1A所示，提供一半导体衬底如硅衬底101；在半导体衬底101的表面形成硬质掩模层102，硬质掩模层102能采用氧化层，或采用氧化层加氮化层。

如图1B所示，之后采用光刻工艺对硬质掩模层102进行刻蚀定义出栅极形成区域，之后再以硬质掩模层102为掩模对半导体衬底101进行刻蚀形成深沟槽103。

步骤二、如图1C所示，在深沟槽103的侧面和底部表面形成氧化层104。

步骤三、如图1D所示，在所述深沟槽103中填充源极多晶硅105，该源极多晶硅105即为源极多晶硅，源极多晶硅105一般和源极相连，用于形成屏蔽栅。

步骤四、如图1E所示，对源极多晶硅105进行回刻，该回刻将深沟槽103外的源极多晶硅105都去除，深沟槽103内的源极多晶硅105顶部和半导体衬底101相平。

如图1F所示，将深沟槽103顶部区域的氧化层104去除。

步骤五、如图1G所示，进行热氧化工艺同时形成栅氧化层106a和多晶硅间隔离介质层106b。

如图1H所示，形成多晶硅栅107，多晶硅栅107即为深沟槽栅。

如图1I所示，对多晶硅栅107进行回刻，回刻后的多晶硅栅107仅位于深沟槽103顶部的源极多晶硅105两侧；由此可知，同一深沟槽103的两侧面之间的多晶硅栅107呈分离结构，为了和完全填充于深沟槽顶部的多晶硅栅组成的深沟槽栅相区别，将这种形成于深沟槽侧壁的具有分离式结构的深沟槽栅称为深沟槽分离侧栅。

步骤六、如图1I所示，形成阱区108，源区109。

如图1J所示，形成层间膜110，接触孔，标记111a所对应的接触孔对应于未填充金属之前的结构。较佳为，在刻蚀形成接触孔111a之后，还需要在源区109顶部所对应的接触孔111a的底部形成阱区接触区。

如图1K所示，之后在接触孔111a中填充金属，填充金属后的接触孔用标记111标示。

如图1L所示，形成正面金属层112。

如图1M所示，采用光刻刻蚀工艺对正面金属层112进行图形化分别形成源极和栅极，其中源极通过接触孔和底部的源区109、阱区接触区109以及源极多晶硅105接触，栅极通过接触孔和多晶硅栅107接触。

如图1N所示，之后形成在半导体衬底101的背面形成漏区和背面金属层113，由背面金属层113组成漏极。

现有方法中，多晶硅栅107的一个侧面通过栅氧化层106a和阱区108隔离，阱区108的被多晶硅栅107侧面覆盖的表面用于形成沟道。由图1N所示可知，上述现有方法形成的多晶硅栅107仅位于深沟槽顶部的侧壁，这种具有侧壁多晶硅结构的垂直器件能够增加工作电流；同时源极多晶硅105填充于整个深沟槽中，源极多晶硅105能形成良好的屏蔽，具有较小的底部电容，从而能减少源漏或栅漏的输入电容，提高频率特性。

但是，如图1N所示的现有器件结构，该器件具有较大的栅源寄生电容(Cgs)，Cgs主要由两部分组成，即图1N中虚线圈114所对应Cgs1和虚线圈115所对应Cgs2，Cgs1和Cgs2并联形成Cgs。其中，Cgs1是所述多晶硅栅107和通过所述栅氧化层106a和连接源极的阱区108和源区109形成的栅源寄生电容即第一部分栅源寄生电容；Cgs2是所述多晶硅栅107和通过所述多晶硅间隔离介质层106b和连接源极的源极多晶硅105形成的栅源寄生电容即第二部分栅源寄生电容；由图1N所示可知，所述多晶硅间隔离介质层106b和所述栅氧化层106a同时形成，故都具有较薄的厚度；同时，所述多晶硅栅107和所述源极多晶硅105的交叠区域较大，该交叠区域和所述多晶硅栅107和阱区108和源区109的交叠区域相当，基本上所述多晶硅栅107的第一侧面都和阱区108和源区109的交叠、所述多晶硅栅107的第二侧面都和所述源极多晶硅105的交叠；较薄的所述多晶硅间隔离介质层106b和所述栅氧化层106a的厚度以及较大的交叠面积，使得Cgs1和Cgs2都具有较大的值，两者并联的Cgs的值为Cgs1和Cgs2的和，故Cgs的值也较大，因此如何降低Cgs是本申请关注的问题。

发明内容