[发明专利]半导体器件及其制造方法有效
申请号: | 201710211272.X | 申请日: | 2017-03-31 |
公开(公告)号: | CN107275402B | 公开(公告)日: | 2020-04-21 |
发明(设计)人: | 王怀峰;艾瑞克·布劳恩;汪玲 | 申请(专利权)人: | 成都芯源系统有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336;H01L29/423 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 611731 四川省成都市成都*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种横向金属氧化物半导体器件,具有元胞区,所述元胞区包括:
具有第一掺杂类型的半导体初始层;
具有第一掺杂类型的漏区,位于半导体初始层内;
具有第二掺杂类型的体区,形成于半导体初始层内,位于漏区旁边;
平面栅区,形成于体区之上;
具有第一掺杂类型的源区,形成于体区内,其中,体区将漏区和源区隔开;以及
第一伪沟槽栅,包括沟槽、导电材料、第一沟槽电介质层和第二沟槽电介质层,其中,沟槽自半导体器件顶面垂直向下延伸穿过体区进入半导体初始层,导电材料填充在沟槽中,第一沟槽电介质层位于沟槽中并从沟槽侧面和底面围绕导电材料形成,第二沟槽电介质层位于导电材料上方,导电材料的顶部低于源区的结深,第二沟槽电介质层顶部与源区顶部齐平,其中,体区将第一伪沟槽栅和源区隔开,使第一伪沟槽栅和源区不发生接触或临近。
2.如权利要求1所述的半导体器件,其中半导体器件还包括体接触区,所述体接触区形成于体区内,位于第一伪沟槽栅和源区之间,将源区与第一伪沟槽栅隔开。
3.如权利要求1所述的半导体器件,其中,半导体器件还包括位于元胞区外围的端接区,端接区包括第二伪沟槽栅,第二伪沟槽栅自半导体器件顶面垂直向下延伸进入半导体初始层,第二伪沟槽栅的结构与第一伪沟槽栅的结构相同。
4.一种制作横向金属氧化物半导体器件的方法,包括形成元胞区,形成元胞区包括:
提供具有第一掺杂类型的半导体初始层;
在半导体初始层内形成第一伪沟槽栅;
在半导体初始层内形成具有第二掺杂类型的体区;
在体区之上形成栅区;
在半导体初始层内形成具有第一掺杂类型的漏区;以及
在体区内形成具有第一掺杂类型的源区,其中,形成源区时,由体区将源区和第一伪沟槽栅隔开,使源区与第一伪沟槽栅不发生接触或临近,
其中,形成第一伪沟槽栅包括:
在半导体初始层内形成沟槽;
在沟槽底部和侧壁形成第一沟槽电介质层;
在沟槽中填充导电材料,使得导电材料在沟槽中从底部和侧壁被第一沟槽电介质层围绕,其中导电材料的顶部低于源区的结深;以及
在导电材料上方形成第二沟槽电介质层,第二沟槽电介质层顶部与源区顶部齐平。
5.如权利要求4所述方法,其中,所述方法还包括形成端接区,形成所述端接区包括:
在端接区形成第二伪沟槽栅,所述第二伪沟槽栅自半导体器件顶面垂直向下延伸进入半导体初始层,其中,形成第二伪沟槽栅的步骤和形成第一伪沟槽栅的步骤相同。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都芯源系统有限公司,未经成都芯源系统有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710211272.X/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类