[发明专利]一种基于单片FPGA的小型非制冷红外机芯

说明书

技术领域

本发明涉及红外成像领域、具体涉及为一种小型化非制冷机芯。

背景技术

非制冷红外机芯在军民领域都有着广阔的应用前景，但由于长期受西方国家封锁我国在此领域与国际先进水平还存在较大差距。国内许多单位在非制冷机芯开发的时候往往采用基于FPGA+DSP的处理架构。这种机芯由于采用了双处理系统的架构存在体积和功耗过大的问题，同时由于DSP采用多帧缓存处理的方式，这无疑会导致系统延时过长实时性较差，DSP系统还存在算法可移植性差等问题。

传统的DSP+FPGA设计往往常用SRAM或者是SDRAM，SRAM的读写速度最高为100MHZ而SDRAM最高位167MHZ，较低的运行速度直接导致了红外系统需要采用4片或更多存储器芯片，增加了系统体积和功耗。

这些弊端决定了该处理架构不适用于一些特别的定制领域如手持便携设备、高速图像采集设备等。

发明内容

本发明图像处理部分采用硬件逻辑语言设计，同时系统采用FPGA内部集成的NIOS II软核作为中央控制器，提出了一种基于控制寄存器组的软硬交互的控制方式，将众多功能控制集成于一组寄存器，通过编址实现控制，具有较高的集成度和可控性。

本发明采用DDR3的设计，DDR3有较高的运行速度可达1600MHZ，而红外图像处理的像素时钟频率较低为6MHZ，通过采用DDR3仲裁模块设计可以协调各个图像处理算法的读写需求，只需要一片就能满足系统运行，有效地减小了系统体积和功耗。

本发明的技术方案如下：

一种基于单片FPGA的小型非制冷红外机芯，其特征在于包括探测器模块（01）、驱动模块（02）、FPGA控制模块（03）和电源模块（04），

红外信号及辐射信号与所述的探测器模块（01）连接，同时所述的探测器模块（01）另外一端与所述的驱动模块（02）相连接；

所述的驱动模块（02）分别与所述的探测器模块（01）及FPGA控制模块（03）相连接，同时与所述的电源模块（04）连接；

所述的FPGA控制模块（03）分别与所述的驱动模块（02）及所述的电源模块（04）相连接；

所述的电源模块（04）分别与所述的FPGA控制模块（03）及所述的驱动模块（02）相连接。

进一步的，所述的驱动模块（02）包括一探测器配置及校正数据器（021），

进一步的，所述FPGA控制模块（03）包括NIOS 中央控制器（032）、控制寄存器组（033）和FPGA功能模块组（031）。所述NIOS中央控制器（032）与所述FPGA功能模块组（031）之间通过总线与所述控制寄存器组（033）相连。

所述FPGA功能模块组（031）上包探测器驱动时序生成器（0311）、DDR3控制器（0312）、FLASH控制器（0313）、红外图像处理器（0314）。

进一步的，所述FPGA功能模块组（031）采用硬件逻辑语言。

进一步的，所述控制寄存器组（033）被设定为一独立外设IP核。

进一步的，所述的DDR3控制器（0312）包括两片DDR3，作为NIOSⅡ中央控制器运行外部存储器的第一DDR3片，包括DDR3仲裁控制器、用来存储图像及校正数据的第二DDR3片。

进一步的，所述DDR3仲裁控制器采用异步时钟缓冲技术。

本发明以单片FPGA为核心的电路设计，在功耗体积上以及实时性上相对传统红外机芯有较大优势，该系统充分利用FPGA在设计方面的灵活优势，基于大规模FPGA的片上可编程技，在FPGA芯片上实现嵌入式系统的C语言编程和逻辑程序编程。

同时NIOS II中央控制器将驱动程序、图像处理算法以及应用程序与硬件接口有效结合。方便整个系统的裁剪、定制、升级和小型化。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：

图1基于单片FPGA的小型非制冷红外机芯总体结构；

图2 FPGA控制模块结构；

图3探测器时序驱动模块设计；

图4 DDR3控制器仲裁模块控制流程图；

图5控制寄存器组串口IP核端口示意图；

图6 NIOS II中央控制器程序流程图。

具体实施方式