[发明专利]用于检测和纠正位错误的设备、方法和计算机程序产品

权利要求书

1.一种用于检测和纠正位错误的设备，其特征在于，包括：

存储有机器指令的内存；以及

连接到所述内存的处理器，所述处理器执行所述机器指令以

针对编码数据的连续单元执行第一解码程序，以生成解码连续单元，

判断针对所述连续单元的所述第一解码程序是否成功，

响应于判定针对所述连续单元的所述第一解码程序不成功，针对所述编码数据的多个附加连续单元执行所述第一解码程序，以生成多个附加解码连续单元，所述连续单元和所述多个附加连续单元包括所述编码数据的预定义分组，以及

针对多个派生单元执行第二解码程序，以生成多个解码派生单元，所述多个派生单元中的每个中的每个连续位与所述解码连续单元和每个所述解码附加连续单元中的对应的顺序位置相关联，其中所述连续单元和每个所述附加连续单元包括预定数量的连续位。

2.如权利要求1所述的用于检测和纠正位错误的设备，其特征在于，所述处理器还执行所述机器指令以判断针对所述多个派生单元的所述第二解码程序是否成功，基于已经判定针对所述多个派生单元的所述第二解码程序不成功，针对与所述多个解码派生单元对应的多个连续单元执行第一迭代解码程序，以生成多个升级的解码连续单元；判断针对所述多个连续单元的所述第一迭代解码程序是否成功，并基于已经判定针对所述多个连续单元的所述第一迭代解码程序不成功，针对另外的多个派生单元执行第二迭代解码程序以生成多个升级的解码派生单元；所述另外的多个派生单元中的每个中的每个连续位与所述多个升级的解码连续单元中的每个中的对应的顺序位置相关联。

3.如权利要求2所述的用于检测和纠正位错误的设备，其特征在于，所述处理器还执行所述机器指令以继续针对连续得到的多个连续单元执行所述第一迭代解码程序并针对连续得到的派生单元执行所述第二迭代解码程序，直至成功解码所述编码数据，并将与成功获得的多个连续单元对应的所述解码连续单元发送到主计算机。

4.如权利要求2所述的用于检测和纠正位错误的设备，其特征在于，所述处理器还执行所述机器指令以将所述多个升级的解码连续单元存储在缓冲器中，将所述多个升级的解码派生单元存储在所述缓冲器中，判断所述第一迭代解码程序和所述第二迭代解码程序中的一个是否成功，并将与所述多个升级的解码连续单元对应的所述解码连续单元发送到主计算机。

5.如权利要求1所述的用于检测和纠正位错误的设备，其特征在于，所述处理器还执行所述机器指令以从内存中的多个存储单元读取所述连续单元，其中所述连续单元与所述内存中的存储数据页对应，所述分组与所述内存中的存储数据块对应。

6.如权利要求1所述的用于检测和纠正位错误的设备，其特征在于，所述处理器还执行所述机器指令以：对多个用户数据段进行编码来生成多个扩展的奇偶校验位，每个所述扩展的奇偶校验位基于所述多个用户数据段中对应的段；将多个所述扩展的奇偶校验位中的每个附加到对应的段以形成所述编码数据的所述连续单元和所述编码数据的所述多个附加连续单元，其中所述连续单元和所述多个附加连续单元包括多个行码字；对多个派生段进行编码以生成多个奇偶校验位的悬置串，所述多个派生段中的每个中的每个连续位与所述连续单元和所述每个附加连续单元中对应的顺序位置相关联；连接与每个所述奇偶校验位的悬置串中连续的顺序位置对应的各个位以形成奇偶校验段，所述多个派生段和所述对应的多个奇偶校验位的悬置串形成多个派生单元，其中所述多个派生单元中的每个包括多个列码字；并将多个所述行码字和多个所述列码字发送到所述内存。

7.如权利要求1所述的用于检测和纠正位错误的设备，其特征在于，所述第一解码程序采用纠错码，并且所述第二解码程序采用所述纠错码。

8.如权利要求1所述的用于检测和纠正位错误的设备，其特征在于，所述第一解码程序采用第一纠错码，并且所述第二解码程序采用与所述第一纠错码不同的第二纠错码。

9.如权利要求1所述的用于检测和纠正位错误的设备，其特征在于，所述内存包括与多个按照PCIe标准配置的内存卡相连接的多个动态随机存取存储器双列直插存储模块DRAM DIMM。