[发明专利]操作解码器以及操作包括该解码器的数据存储装置的方法

说明书

一种操作解码器以及操作包括该解码器的数据存储装置的方法。一种操作具有变量节点和校验节点的解码器的方法，包括从使用所述校验节点中的第一校验节点的所述变量节点接收变量到校验(V2C)消息。对所述V2C消息中具有特定幅值的消息的数量进行计数。基于所述计数值和所述变量节点中的第一变量节点的V2C消息的幅值来确定将被发送到第一变量节点的校验到变量(C2V)消息的幅值。

本申请要求于2016年6月14日提交的第10-2016-0073538号韩国专利申请的优先权，本申请的公开通过引用全部合并与此。

技术领域

本公开的实施例涉及一种解码方法，更具体地，涉及一种用于对具有特定信度的消息的数量进行计数并存储计数值以保持纠错性能且降低计算复杂度的操作解码器的方法和操作包括所述解码器的数据存储装置的方法。

背景技术

在使用低密度奇偶校验(LDPC)码作为纠错码的闪存系统中，LDPC解码器将输入数据转换为对数似然比(LLR)值，并将LLR值发送到变量节点。LDPC解码器将至少一个变量节点的LLR值转换为变量到校验(V2C)消息，并将V2C消息发送到校验节点。所述校验节点使用至少一个V2C消息产生校验到变量(C2V)消息，并将所述C2V消息发送到变量节点。

所述校验节点使用最小和算法来确定C2V消息的幅值。所述最小和算法使用“min1”、“min2”和“min1_index”来计算C2V消息的幅值。这里，“min1”表示V2C消息中的最小值，“min2”表示V2C消息中的第二最小值，“min1_index”表示与“min1”相应的变量节点的索引。所述最小值min1和min2中的每一个具有与消息的绝对值相同的比特数，并且索引min1_index仅由LDPC解码器的H矩阵(码设计)确定，而与消息的精度无关。

发明内容

根据本公开的一些实施例，提供一种操作包括变量节点和校验节点的解码器的方法。所述方法包括：从使用所述校验节点中的第一校验节点的所述变量节点接收变量到校验(V2C)消息，对所述V2C消息中具有特定幅值的消息的数量进行计数，产生所述消息的数量的计数值，基于所述计数值和所述变量节点中的第一变量节点的V2C消息的幅值来确定将被发送到第一变量节点的校验到变量(C2V)消息的幅值。

根据本公开的其它实施例，提供一种操作包括存储器装置和具有包括变量节点和校验节点的解码器的控制器的数据存储装置的方法。所述方法包括：从存储器装置接收N比特数据，其中N是至少为1的实数；将N比特数据中的每个比特映射到对数似然比(LLR)值；使用所述变量节点中的每一个解释所述LLR值，并产生V2C消息；从使用所述校验节点中的第一校验节点的所述变量节点中的至少一些接收V2C消息；对所述V2C消息中具有特定幅值的消息的数量进行计数并产生计数值；基于所述计数值和所述变量节点中的第一变量节点的V2C消息的幅值来确定将被发送到第一变量节点的C2V消息的幅值。

根据本公开的其它实施例，提供一种具有存储N比特数据的非易失性存储器和存储器控制器的存储卡。所述存储器控制器：从所述非易失性存储器接收N比特数据；将N比特数据中的每个比特映射到对数似然比(LLR)值；接收变量节点中的每一个的LLR值，产生与每一个LLR值相应的校验(V2C)消息；产生所述V2C消息中具有特定幅值的消息的数量的计数；基于所述计数值和所述变量节点中的第一变量节点的V2C消息的幅值来确定将被发送到第一变量节点的校验到变量(C2V)消息的幅值。

附图说明

通过参照附图对示例性实施例详细地进行描述，本公开的以上和其它特征和优点将会变得更加清楚，其中：

图1是根据本公开的一些实施例的数据处理系统的框图；

图2是用于说明使用图1中示出的变量节点模块来确定变量到校验(V2C)消息的幅值的方法的表；

图3是用于说明图1中示出的逻辑电路的操作的概念图；