[发明专利]半导体器件

说明书

本公开提供了半导体器件。一种半导体器件至少包括第一线图案、栅电极、半导体图案、栅绝缘层和第一间隔物。第一线图案在衬底上并与衬底分隔开。栅电极围绕第一线图案并交叉第一线图案。半导体图案在第一线图案的两侧，并且半导体图案包括交叠第一线图案的部分。栅绝缘层设置在栅电极与第一线图案之间，并且栅绝缘层围绕第一线图案。第一间隔物在第一线图案与衬底之间，并且第一间隔物在栅绝缘层与半导体图案之间。

技术领域

本公开涉及半导体器件以及制造该半导体器件的方法。

背景技术

多栅极晶体管(多桥-沟道纳米片器件(multi-bridge-channel nanosheetdevice))已经被提出作为用于增大半导体器件的密度的按比例缩小技术，在该多栅极晶体管中纳米线硅主体形成在衬底上并且栅极形成为围绕硅主体。

发明内容

根据示例实施方式，多栅极晶体管(多桥-沟道纳米片器件)使用三维(3D)沟道，因而可以按比例缩放。示例实施方式的多栅极晶体管(多桥-沟道纳米片器件)在以下方面也是有效的：(i)增强电流控制能力而无需增大多栅极晶体管的栅极长度，(ii)抑制或减小短沟道效应(SCE)即漏电压对沟道区的电位的影响。

根据一示例实施方式，一种半导体器件包括：在衬底上的第一线图案，第一线图案与衬底分隔开；围绕并交叉第一线图案的栅电极；在第一线图案的至少两侧的半导体图案，半导体图案包括与第一线图案交叠的第一部分；在栅电极与第一线图案之间的栅绝缘层，栅绝缘层围绕第一线图案；以及在第一线图案与衬底之间的第一间隔物，第一间隔物在栅绝缘层与半导体图案之间。

根据一示例实施方式，一种半导体器件包括：在衬底上的第一线图案，第一线图案与衬底分隔开；围绕并交叉第一线图案的栅电极；在第一线图案的至少两侧的半导体图案；在栅电极与第一线图案之间的栅绝缘层，栅绝缘层围绕第一线图案；以及在第一线图案与衬底之间的第一间隔物，第一间隔物在栅绝缘层与半导体图案之间，第一间隔物包括相对于衬底从第一线图案延伸的第一侧壁和第二侧壁，其中第一侧壁和第二侧壁中的至少一个相对于栅电极是凸起的。

根据一示例实施方式，一种半导体器件包括：在衬底上的线图案，线图案与衬底分隔开；围绕并交叉线图案的栅电极；在线图案的第一侧和第二侧的半导体图案；在栅电极与线图案之间的栅绝缘层；以及在线图案的第二侧的间隔物，该间隔物在半导体图案与栅绝缘层之间。

附图说明

图1是根据一些示例实施方式的半导体器件的顶视图。

图2是沿图1的线A-A'截取的示例截面图。

图3是沿图1的线B-B'截取的示例截面图。

图4是沿图1的线C-C'截取的示例截面图。

图5是沿图1的线D-D'截取的示例截面图。

图6是图2的区域J的放大图。

图7是沿图1的线A-A'截取的示例截面图。

图8是图7的区域K的放大图。

图9是沿图1的线A-A'截取的示例截面图。

图10和图11是沿图1的线B-B'截取的示例截面图。

图12是图9的区域L的放大图。

图13是沿图1的线A-A'截取的示例截面图。

图14是图13的区域M的放大图。

图15至图17b是沿图1的线A-A'截取的示例截面图。

图18是沿图1的线B-B'截取的示例截面图。

图19是沿图1的线C-C'截取的示例截面图。