[发明专利]基于SERDES协议验证的检查器、功能验证系统及方法

说明书

本发明提供一种基于SERDES协议验证的检查器、功能验证系统及方法，包括：被测设计模块；发送指令的指令收发模块；对编码的被测数据流进行解码的解码模块；存储非编码数据的存储模块；以及读取非编码数据并进行功能验证的检验模块。接收被测数据流，若为编码数据则进行解码处理得到非编码数据，同时输出码流中所含的控制字信息，若为非编码数据则直接接收；存储非编码数据；读取非编码数据，并根据外部指令对非编码数据进行功能验证。本发明可复用于任一被测设计模块的数据输出端口，支持多种码流序列或不同帧格式的数据包的验证，支持对编码/非编码功能模块的验证，提高了验证的灵活性和不同设计复用性，降低实现成本，同时提高了验证的功能覆盖率。

技术领域

本发明涉及集成电路功能验证领域，特别是涉及一种基于SERDES协议验证的检查器、功能验证系统及方法。

背景技术

集成电路设计的规模和复杂度不断增加，在产业大发展的背景下，验证部分重要性日益凸显，要求也越来越高。IC设计周期大部分放在了功能验证上，保证验证高覆盖率的同时减少验证时间，已经成为IC设计的瓶颈。目前基于SerDes(SERializer/DESerializer，串行解串通信)技术，业界推出了多种高速串行接口标准：如PCIe、SATA、HDMI、USB3.0、RapidIO，XAUI和MIPI等。而对这些协议接口模块进行功能验证的过程中，为确保理想信号和抖动信号的情况下芯片都能正确实现其功能，对验证的要求也更加严格。因此设计一种可行的验证方案，对所涉及的功能点做到全方位测试，提高验证效率是很有必要的。

目前现有验证技术中，大多通过理解所设计模块的标准协议，生成专用的测试激励来寻找设计缺陷。这方式对于工程师提出了较高要求，同时不可避免会造成人力成本的浪费。此外，这种验证方式还包括以下缺陷：

一、验证过程中需要结合暴露出的问题，依据现象间接排查各模块功能点，使得测试具有局限性，增加了验证的难度；或者针对不同协议或数据类型及数据位宽来设计不同验证检查模块进行验证，显著提高了验证工作量及复杂度。

二、对编解码前后数据格式不一致的连续模块进行验证，由于数据格式不匹配，需要根据不同编解码方式设计不同验证检查模块，验证效率显著降低。

三、对不同功能模块的测试中，采用不同的验证检查模块，无法实现数据存储单元共享，比如对指定数据或重复数据的统计，统计结果需要重复占用专用的存储模块，会造成资源额外消耗，特别是在FPGA板级的功能验证中，验证时间和面积消耗会大幅提高。

基于以上情况，为了避免资源浪费，提出一种高效通用的SERDES功能验证系统已成为本领域技术人员亟待解决的问题之一。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于SERDES协议验证的检查器、功能验证系统及方法，用于解决现有技术中高速Serdes验证工作量大、复杂度高、效率低、验证时间长、占用面积大和浪费资源等问题。

为实现上述目的及其他相关目的，本发明提供一种基于SERDES协议验证的检查器，所述检查器至少包括：

解码模块，存储模块及检验模块；

所述解码模块接收被测数据流，用于对编码的被测数据流进行解码，同时输出码流的控制字信息；

所述存储模块连接于所述解码模块的输出端，用于存储所述解码模块输出的非编码数据；

所述检验模块连接于所述存储模块的输出端，用于从所述存储模块中读取非编码数据并进行功能验证。

优选地，所述解码模块包括4B/5B编解码单元，8B/10B编解码单元，64B/66B编解码单元，64B/67B编解码单元中的一种或几种的组合。

优选地，所述检验模块包括码流检查单元、统计单元、指定数据读取单元及控制字检查单元；