[发明专利]用于非平面半导体器件架构的精密电阻器

说明书

本发明描述了用于非平面半导体器件架构的精密电阻器。在第一示例中，半导体结构包括设置在衬底上方的第一半导体鳍状物和第二半导体鳍状物。电阻器结构设置在所述第一半导体鳍状物上方，但不设置在所述第二半导体鳍状物上方。晶体管结构由所述第二半导体鳍状物形成，但不由所述第一半导体鳍状物形成。在第二示例中，半导体结构包括设置在衬底上方的第一半导体鳍状物和第二半导体鳍状物。隔离区设置在所述衬底上方、位于所述第一半导体鳍状物和所述第二半导体鳍状物之间、并且位于小于所述第一半导体鳍状物和所述第二半导体鳍状物的高度处。电阻器结构设置在所述隔离区上方，但不设置在所述第一半导体鳍状物和所述第二半导体鳍状物上方。第一晶体管结构和第二晶体管结构分别由所述第一半导体鳍状物和所述第二半导体鳍状物形成。

本申请为分案申请，其原申请的申请日是2013年6月18日，申请号为201380042912.9，发明名称为“用于非平面半导体器件架构的精密电阻器”。

技术领域

本发明的实施例涉及半导体器件和处理领域，并且具体而言，涉及用于非平面半导体器件架构的精密电阻器。

背景技术

在过去的几十年里，集成电路中的特征的缩放已经是不断成长的半导体工业背后的驱动力。缩放到越来越小的特征使得能够增大半导体芯片的有效不动产上的功能单元的密度。例如，缩小晶体管尺寸允许芯片上包含的存储器或逻辑设备的数量增加，实现具有更大的容量的产品的制造。然而，对于越来越大容量的驱动并不是没有问题。对每个器件的性能进行最优化的必要性变得越发显著。

在集成电路器件的制造中，多栅极晶体管(例如三栅极晶体管)已经随着器件尺寸不断缩小而变得更普遍。在常规工艺中，通常在体硅衬底或绝缘体上硅衬底上制造三栅极晶体管。在一些实例中，由于体硅衬底的较低成本并且因为它们使能较不复杂的三栅极制造工艺，所以体硅衬底是优选的。在其它实例中，由于三栅极晶体管的改进的短沟道特性，绝缘体上硅衬底是优选的。

然而，缩放多栅极晶体管并非没有结果。由于减小了微电子电路的这些基本构建块的尺寸，并且由于增加了在给定区域中制造的基本构建块的绝对数量，因此已经增加了对在有源器件中包括无源特征的约束。

附图说明

图1A示出了根据本发明的实施例的用于非平面半导体器件架构的精密电阻器的顶角视图和截面视图。

图1B示出了根据本发明的另一个实施例的用于非平面半导体器件架构的精密电阻器的截面视图。

图2A-2K示出了根据本发明的实施例的表示在制造用于非平面半导体器件架构的精密电阻器的方法中的各种操作的截面视图。

图3A-3K示出了根据本发明的实施例的表示在制造用于非平面半导体器件架构的精密电阻器的另一种方法中的各种操作的截面视图。

图4A-4L示出了根据本发明的实施例的表示在制造用于非平面半导体器件架构的精密电阻器的另一种方法中的各种操作的截面视图。

图5A-5F示出了根据本发明的实施例的表示在制造用于非平面半导体器件架构的精密电阻器的另一种方法中的各种操作的截面视图。

图6A-6L示出了根据本发明的实施例的表示在制造用于非平面半导体器件架构的精密电阻器的另一种方法中的各种操作的截面视图。

图7是根据本发明的实施例的被提供用于展示目前所描述的精密电阻器相对于它们的钨沟槽对应物的变化的图表。

图8示出了根据本发明的一种实施方式的计算设备。

具体实施方式