[发明专利]一种支持多从机的PECI总线验证方法及系统

权利要求书

1.一种支持多从机的PECI总线验证方法，其特征在于，包括如下步骤：

步骤1.定义模型；定义主机模型，定义从机模型，定义测试环境顶层；主机模型包括读写过程单元；

步骤2.测试环境顶层生成测试激励，将测试激励输入到主机模型的输入端口；测试激励包括从机地址，读写长度，命令编码，寄存器地址，读写数据内容；

步骤3.主机模型通过读写过程单元将测试激励创建读写过程任务到待测PECI总线接口；

步骤4.待测PECI总线接口将读写过程任务通过PECI总线发送给从机模型；

步骤5.从机模型响应读写过程任务，发送返回数据，返回数据经待测PECI总线接口，到达主机模型；

步骤6.主机模型从输出端口将返回数据输出到测试环境顶层；

步骤7.测试环境顶层根据测试激励判断对应返回数据的正确性，若返回数据正确，则所述待测PECI总线接口正确，若返回数据错误，则判断所述待测PECI总线接口是否存在错误；

其中，步骤4和步骤5具体包括如下步骤：

步骤a.地址协商阶段；

主机模型和从机模型都向PECI总线写入两个周期数据0，比较主机模型和所有从机模型写入数据0的速度，选择一个最慢的速度作为第一总线传输速度；

步骤b.地址传输阶段；

主机模型发出的从机地址经待测PECI总线接口后，根据选定的第一总线传输速度向PECI总线发送，所有从机模型接收从机地址并与本机的地址比对，地址一致的从机模型为选定从机模型，选定从机模型响应，进入下一步的消息协商阶段；

步骤c.消息协商阶段；

主机模型和选定从机模型向PECI总线写入一个周期数据0，比较主机模型和选定从机模型写入数据0的速度，选择慢的速度作为第二总线传输速度；

步骤d.消息传输阶段；

PECI总线将主机模型经待测PECI总线接口后发送的读写长度、命令编码、写数据内容以选定的第二总线传输速度发送给从机模型；选定从机模型接收上述数据，进行内部状态机的判断、CRC校验；

步骤e.选定从机模型返回数据阶段；

写FCS阶段，

选定从机模型将步骤b和步骤d阶段接收的从机地址，读写长度，命令编码、写数据内容进行CRC校验后生成FCS，FCS经待测PECI总线接口返回给主机模型；

读数据阶段，

选定从机模型读出数据信息，经待测PECI总线接口发送读出的数据信息到主机模型；

读FCS阶段，

选定从机模型将读出的数据信息进行CRC校验后生成FCS，FCS经待测PECI总线接口返回给主机模型。

2.如权利要求1所述的一种支持多从机的PECI总线验证方法，其特征在于，步骤1具体步骤如下：

定义主机模型；主机模型包括输入端口，输出端口，读写过程单元；

定义从机模型；从机模型包括输入输出端口、若干个状态机；

定义测试环境顶层；测试环境顶层包括激励生成单元，初始化单元，检测单元；

初始化单元例化主机模型的实体连接待测PECI总线接口，

初始化单元例化若干个从机模型的实体连接PECI总线，从机模型的数量至少为两个，至多为八个，

初始化单元对主机模型和每个从机模型分别进行初始化，对PECI总线时钟设置复位；

激励生成单元，用于生成测试激励；

检测单元，用于比较测试激励和返回数据，判断待测PECI总线接口是否正确。

3.如权利要求1所述的一种支持多从机的PECI总线验证方法，其特征在于，返回数据包括返回的FCS或者返回的数据信息。

4.如权利要求1所述的一种支持多从机的PECI总线验证方法，其特征在于，步骤a的地址协商阶段数据0的表示方式为1/4高电平和3/4低电平，数据1的表示方式为3/4高电平和1/4低电平。

5.如权利要求1所述的一种支持多从机的PECI总线验证方法，其特征在于，地址传输阶段发送的从机地址为8bit。

6.如权利要求1所述的一种支持多从机的PECI总线验证方法，其特征在于，CRC校验选用8bit的循环冗余校验，生成的FCS为8bit的校验码。