[发明专利]一种InAs/AlSb HEMT外延结构及其制备方法

说明书

本发明公开了一种InAs/AlSb HEMT外延结构及其制备方法。本发明公开的一种InAs/AlSb HEMT外延结构，自下而上包括：衬底、缓冲层、AlAs_xSb_1‑x下势垒层、InAs沟道层、AlSb隔离层、InAs掺杂层、AlAs_xSb_1‑x上势垒层、InAlAs空穴阻挡层以及InAs帽层；缓冲层采用Si；AlAs_xSb_1‑x下势垒层为具有阶梯式变组分方式的AlAs_xSb_1‑x势垒层；AlAs_xSb_1‑x上势垒层为具有阶梯式变组分方式的AlAs_xSb_1‑x势垒层。本发明通过采用阶梯式变组份方法生长AlAs_xSb_1‑x下势垒层和AlAs_xSb_1‑x上势垒层，有效提高了器件的稳定性和可靠性。

技术领域

本发明属于微电子技术领域，涉及一种InAs/AlSb HEMT外延结构及其制备方法，可用于高速、低功耗InAs/AlSb HEMT器件的制备。

背景技术

与传统半导体器件GaAs和GaN HEMTs相比，InAs/AlSb HEMTs作为典型的锑基化合物半导体(ABCS)器件具备更高的电子迁移率和电子饱和漂移速度，其在高速、低功耗、低噪声等应用方面拥有良好的发展前景。

目前在InAs/AlSb HEMT器件材料生长及制造工艺中主要存在以下问题：一是外延材料生长中，当两种晶格常数不同的材料生长在一起时，因晶格失配会引起缺陷和位错。例如Si和AlSb的晶格失配高达8.11％，则在生长下势垒层时必须要有缓冲层来减小晶格失配。InAs/AlSb HEMT器件结构中的In_0.4Al_0.6As势垒层与AlSb势垒层的晶格失配高达5.5％，由于In_0.4Al_0.6As层的驰豫，增加了在其上面生长厚的n⁺掺杂InAs冒层来减小源极和漏极接触电阻的困难。二是在制备工艺过程中需要防止高活性的AlSb层被氧化。尤其是在刻蚀过程中AlSb层的边缘易暴露于空气中，将增大其被氧化的风险。

发明内容

本发明的目的在于提供一种InAs/AlSb HEMT外延结构及其制备方法，主要解决现有技术HEMT外延结构中晶格失配及高活性AlSb氧化造成器件性能下降的问题。

为实现上述目的，本发明的技术方案为：

一种InAs/AlSb HEMT外延结构，自下而上包括：衬底、缓冲层、AlAs_xSb_1-x下势垒层、InAs沟道层、AlSb隔离层、InAs掺杂层、AlAs_xSb_1-x上势垒层、InAlAs空穴阻挡层以及InAs帽层；

缓冲层采用Si；

AlAs_xSb_1-x下势垒层为具有阶梯式变组分方式的AlAs_xSb_1-x势垒层；

AlAs_xSb_1-x上势垒层为具有阶梯式变组分方式的AlAs_xSb_1-x势垒层。

进一步，所述衬底采用柔性衬底，所述衬底的内部为柔性材料，所述衬底的外表面采用SiO₂包裹，所用柔性材料选自聚酰亚胺材料、聚碳酸酯、聚邻苯二甲酰胺或聚对苯二甲酸乙二醇酯。

进一步，所述SiO₂的厚度为50～1000nm。

进一步，所述缓冲层Si的厚度为30～100nm。